数据线输入端接线结构及数据线.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115832794A(43)申请公布日2023.03.21(21)申请号202211581868.6(22)申请日2022.12.09(71)申请人东莞市爱客德电子科技有限公司地址523000广东省东莞市虎门镇龙眼五路109号(72)发明人张德辉(74)专利代理机构深圳市智享知识产权代理有限公司44361专利代理师邹学琼(51)Int.Cl.H01R13/66(2006.01)G06F13/42(2006.01)H01R13/02(2006.01)H01R27/00(2006.01)H01R12/71(2011.01)权利要求书1页说明书5页附图6页(54)发明名称数据线输入端接线结构及数据线(57)摘要本发明涉及一种数据线输入端接线结构，包括输入端，所述输入端包括QC输入端口及输出端口，所述QC输入端口包括VBUS1引脚，所述输出端口包括VBUS2引脚及ACC引脚，所述VBUS2引脚与ACC2引脚并联后与所述VBUS1引脚连接，所述ACC2引脚所在支路上串联有一个上拉电阻以满足快充需要，还提供一种数据线，其包括输入端，所述输入端采用上述的数据线输入端接线结构，所述数据线进一步包括输出接头端，所述输出端口通过导线与所述输出接头端连接，本发明的数据线输入端接线结构具有制造成本低、可适配不同电子设备快充的优点。CN115832794ACN115832794A权利要求书1/1页1.一种数据线输入端接线结构，其特征在于：包括输入端，所述输入端包括QC输入端口及输出端口，所述QC输入端口包括VBUS1引脚，所述输出端口包括VBUS2引脚及ACC引脚，所述VBUS2引脚与ACC2引脚并联后与所述VBUS1引脚连接，所述ACC2引脚所在支路上串联有一个上拉电阻以满足快充需要。2.如权利要求1所述的数据线输入端接线结构，其特征在于：所述QC输入端口之内及输出端口之内均不设置除了所述上拉电阻之外的电阻。3.如权利要求1所述的数据线输入端接线结构，其特征在于：所述上拉电阻的阻值为54K‑58k。4.如权利要求1所述的数据线输入端接线结构，其特征在于：所述QC输入端口进一步包括D‑1引脚、D+1引脚、GND1引脚，所述输出端口进一步包括D‑2引脚、D+2引脚及GND2引脚，所述D‑1引脚与D‑2引脚连接，所述D+1引脚与D+2引脚连接，所述GND1引脚与GND2引脚连接。5.如权利要求4所述的数据线输入端接线结构，其特征在于：所述输入端进一步包括PD输入端口，所述PD输入端口包括A1引脚、A4引脚、A5引脚、A6引脚、A7引脚、A9引脚及A12引脚，所述A1引脚及A12引脚均与GND2引脚连接，所述A4引脚、A9引脚均与VBUS2引脚连接，所述A5引脚与ACC引脚连接，所述A6引脚与D+2引脚连接，所述A7引脚与D‑2引脚连接。6.如权利要求5所述的数据线输入端接线结构，其特征在于：所述输入端进一步包括电路板，所述QC输入端口、PD输入端口及输出端口之间通过所述电路板连接通电，所述QC输入端口和所述PD输入端口的朝向不同，所述上拉电阻设置于所述电路板之上。7.如权利要求5所述的数据线输入端接线结构，其特征在于：所述QC输入端口为USBType‑A接头，所述PD输入端口为USBType‑C接头。8.一种数据线，包括权利要求1‑7中任一项所述的数据线输入端接线结构，其特征在于：所述数据线进一步包括输出接头端，所述输出端口通过导线与所述输出接头端连接。9.如权利要求8所述的数据线，其特征在于：所述输出接头端包括VBUS3引脚、D‑3引脚、D+3引脚、ACC3引脚及GND3引脚，所述VBUS3引脚与VBUS2引脚、所述ACC3引脚与ACC2引脚、所述D‑3引脚与D‑2引脚、所述D+3引脚与D+2引脚、所述GND3引脚与GND2引脚分别通过所述导线对应连接。10.如权利要求8所述数据线输入端接线结构，其特征在于：所述输出接头端包括MicroUSB接头、Lightning接头或Type‑C接头中的一种或几种组合。2CN115832794A说明书1/5页数据线输入端接线结构及数据线【技术领域】[0001]本发明涉及到数据传输技术领域，特别涉及一种数据线输入端接线结构及数据线。【背景技术】[0002]随着人们生活节奏的加快，对电子设备的充电速率要求也越来越高。[0003]现有的快充电路都是通过在数据线的输入端口之内或输出端口之内设置相应的电阻来增加充电电压从而实现快速充电，但是数据线端口内空间有限，由于快充电路结构较复杂，从而对于电路板精度要求较高，因此其制造成本相对较高。[0004]因此，现在的数据线输入端接线结构还存在很大问题，亟须人们在此基础上继续创新研发，克服这些技术难题。【发明内容】[000