三维存储器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115835642A(43)申请公布日2023.03.21(21)申请号202211608690.XH10B43/50(2023.01)(22)申请日2022.12.14H10B43/27(2023.01)(71)申请人福建省晋华集成电路有限公司地址362200福建省泉州市晋江市集成电路科学园联华大道88号(72)发明人何世伟戴灿发刁德天宇孔果果朱贤士余永健(74)专利代理机构上海思捷知识产权代理有限公司31295专利代理师王宏婧(51)Int.Cl.H10B41/35(2023.01)H10B41/50(2023.01)H10B41/27(2023.01)H10B43/35(2023.01)权利要求书2页说明书6页附图8页(54)发明名称三维存储器件及其制造方法(57)摘要本发明公开了一种三维存储器件，包括一衬底、设置在衬底上的一堆叠结构，以及贯穿堆叠结构的一存储串结构。堆叠结构包括交替设置的多个导电层和多个电介质层。存储串结构包括一导电柱，以及介于导电柱与堆叠结构之间幷且围绕着导电柱的一存储层，其中存储层包括多个第一凸出部，分别填充在导电层和电介质层之交界处的多个第一凹陷中，可改善存储单元之间的电性隔离，减少写入或读取时相邻存储单元之间的信号干扰问题。CN115835642ACN115835642A权利要求书1/2页1.一种三维存储器件，其特征在于，包括：一衬底；一堆叠结构，设置在所述衬底上，包括交替设置的多个导电层和多个电介质层；以及一存储串结构，贯穿所述堆叠结构，并且包括：一导电柱；以及一存储层，介于所述导电柱与所述堆叠结构之间幷且围绕所述导电柱，其中所述存储层包括多个第一凸出部，分别填充在所述导电层和所述电介质层之交界处的多个第一凹陷中。2.根据权利要求1所述的三维存储器件，其特征在于，所述堆叠结构还包括多个介面层，分别位于所述导电层的底面与所述电介质层之间。3.根据权利要求2所述的三维存储器件，其特征在于，所述存储层还包括多个第二凸出部，分别填充在所述导电层、所述电介质层，和所述介面层之间的多个第二凹陷中，其中所述第二凹陷的深度大于所述第一凹陷的深度。4.根据权利要求2所述的三维存储器件，其特征在于，所述导电层和所述导电柱的材料包括钨，所述介面层的材料包括硅化钨，所述电介质层的材料包括氧化硅。5.根据权利要求1所述的三维存储器件，其特征在于，还包括：一接触垫，设置在所述衬底中；以及一衬垫层，设置在所述堆栈结构与所述衬底之间，其中所述存储串结构穿过所述衬垫层，与所述接触垫直接接触。6.根据权利要求5所述的三维存储器件，其特征在于，所述衬垫层包括一金属氧化物层。7.根据权利要求1所述的三维存储器件，其特征在于，所述存储层包括高电介常数电介质。8.根据权利要求1所述的三维存储器件，其特征在于，所述导电层与所述第一凸出部接触的部分包括一圆化轮廓。9.根据权利要求1所述的三维存储器件，其特征在于，所述存储串结构的顶部宽度大于底部宽度。10.根据权利要求1所述的三维存储器件，其特征在于，所述多个导电层中，越上层的厚度越厚。11.一种三维存储器件的制造方法，其特征在于，包括：提供一衬底；于所述衬底上形成一堆叠结构，包括交替设置的多个导电层和多个电介质层；进行一蚀刻工艺，形成贯穿所述堆叠结构的一通孔，幷且在所述通孔的侧壁形成多个第一凹陷，分别位于所述导电层和所述电介质层的交界处；形成一存储层，沿着所述堆叠结构的所述侧壁覆盖，幷填满所述第一凹陷；以及形成一导电柱填满所述通孔。12.根据权利要求11所述的三维存储器件的制造方法，其特征在于，所述堆叠结构还包括多个介面层，分别位于所述导电层的底面与所述电介质层之间。13.根据权利要求12所述的三维存储器件的制造方法，其特征在于，还包括通过所述蚀2CN115835642A权利要求书2/2页刻工艺在所述通孔的所述侧壁形成多个第二凹陷，分别位于所述导电层、所述电介质层，和所述介面层之间，其中所述第二凹陷的深度大于所述第一凹陷的深度。14.根据权利要求12所述的三维存储器件的制造方法，其特征在于，所述导电层和所述导电柱包括钨，所述介面层包括硅化钨，所述电介质层包括氧化硅。15.根据权利要求11所述的三维存储器件的制造方法，其特征在于，形成所述堆叠结构之前，还包括：形成一接触垫，埋设在所述衬底中；以及形成一衬垫层于所述衬底上幷覆盖所述接触垫，其中所述通孔穿过所述衬垫层幷显露出所述接触垫的一表面。16.根据权利要求15所述的三维存储器件的制造方法，其特征在于，所述衬垫层包括一金属氧化物层。17.根据权利要求11所述的三维存储器件的制造方法，其特征在于，所述存储层包括高电介常数电介质。18.根据权利要求11所述的三维存储器件的制造方法，其