内容提供者
一种半导体器件及其制造方法.pdf
2023-06-07
10金币
743KB
18页
春波****公主
实名认证
内容提供者
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10
亲，该文档总共18页，到这已经超出免费预览范围，如果喜欢就直接下载吧～
相关资料
一种半导体器件及其制造方法.pdf
本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔分别设置于栅极和源极或漏极之间，空腔由栅极、源极或漏极和纳米片围绕形成，也就是说，在栅极和源极或漏极之间形成空腔，即在栅极的侧壁形成空气内侧墙，避免在栅极的侧壁形成由其他材料构成的内侧墙的影响，能够避免由于内侧墙是其他材料导致的寄生电容增加的问题，大幅降低器件的寄生电容，提高半导体器件的工作速度。
2023-05-31
10
4.8MB
一种半导体器件及其制造方法.pdf
本申请实施例提供了一种半导体器件及其制造方法，半导体器件包括衬底，设置于衬底一侧的源极，漏极和沟道结构，沟道结构位于源极和漏极之间，沟道结构包括多个纳米片形成的叠层，栅极，栅极环绕纳米片，空腔，空腔至少位于沟道结构和衬底之间，空腔由沟道结构、源极、漏极和衬底围绕形成，也就是说，沟道结构、源极和漏极下方为空腔，没有接触的膜层，构成了全浮空结构，可以大幅改善半导体器件的栅控性能，减小半导体器件亚阈值摆幅、降低漏电流和寄生电容，增加驱动电流，提高半导体器件的性能。
2023-05-26
10
4.8MB
一种半导体器件及其制造方法.pdf
本申请实施例公开了一种半导体器件，包括：衬底，所述衬底包括彼此相对的第一表面和第二表面；位于所述衬底的第一表面上的栅极；分别位于所述栅极两侧的所述衬底中的源区和漏区；位于所述衬底中的防穿通结构，所述防穿通结构包括彼此相对的第三表面和第四表面，所述第三表面靠近所述第一表面且低于所述第一表面，所述防穿通结构位于所述源区和所述漏区之间。本申请通过在衬底中的源区和漏区之间设置防穿通结构可以减少或避免短沟道效应的影响，提高器件性能。
2023-06-07
10
743KB
一种半导体器件及其制造方法.pdf
本申请公开了一种半导体器件及其制造方法，半导体器件可以包括依次层叠的沟道层和势垒层，以及掺杂层和栅极结构，沟道层和势垒层由Ⅲ族氮化物材料构成，势垒层具有栅极区域，掺杂层位于势垒层的背离沟道层的一侧，且掺杂层位于栅极区域，掺杂层的材料为包含受体型掺杂元素的Ⅲ‑Ⅴ族化合物，栅极结构位于掺杂层的背离沟道层的一侧，栅极结构的朝向掺杂层的一侧侧壁相对于掺杂层的侧壁有回缩，且栅极结构的朝向掺杂层的一侧侧壁相对于栅极结构的背离掺杂层的一侧侧壁有回缩，使栅极结构和掺杂层的侧壁不在同一平面内，相当于隔断了栅极结构和掺杂层之
2023-06-05
10
3.9MB
一种半导体器件及其制造方法.pdf
本发明提供一种半导体器件及其制造方法，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，在非引出区上形成间隔排布的第一刻蚀图形，在引出区上形成第二刻蚀图形，且第二刻蚀图形的尺寸大于第一刻蚀图形的尺寸，在利用该光刻胶层进行粘合层的各向异性刻蚀时，基于刻蚀负载效应，尺寸更大的刻蚀图形下将会有更深的刻蚀深度，这样，可以使得第二刻蚀图形下的粘合层具有更快的刻蚀速率，使得第二刻蚀图形下的粘合层形成贯穿至连线层的过孔，而第一刻蚀图形下的粘合层并未被刻通，从而形成盲孔。这样，通过一次刻蚀工艺，同时形成盲孔和过孔，
2023-06-27
10
822KB