预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115864794A(43)申请公布日2023.03.28(21)申请号202211627621.3(22)申请日2022.12.16(71)申请人上海艾为电子技术股份有限公司地址201100上海市闵行区秀文路908弄2号1201室(72)发明人卢宇吴传奎(74)专利代理机构深圳市嘉勤知识产权代理有限公司44651专利代理师汤金燕(51)Int.Cl.H02M1/088(2006.01)H02M1/00(2007.01)H02M1/36(2007.01)H02M3/155(2006.01)权利要求书2页说明书7页附图2页(54)发明名称驱动电路、相关控制方法、同步升压电路及电子设备(57)摘要本申请公开一种驱动电路、浮动栅压箝位控制方法、同步升压电路及电子设备,能够减少功耗和面积,同时电路结构简单易调。所述驱动电路包括:反馈模块,一端连接至同步升压电路中PMOS功率管的源极,用于获取所述PMOS功率管的输出电压,一端连接至所述PMOS功率管的栅极,用于根据所述输出电压输出驱动电压,以控制所述PMOS功率管的栅极获取到的栅压。CN115864794ACN115864794A权利要求书1/2页1.一种驱动电路,其特征在于,包括:反馈模块,一端连接至同步升压电路中PMOS功率管的源极,用于获取所述PMOS功率管的输出电压,一端连接至所述PMOS功率管的栅极,用于根据所述输出电压输出驱动电压,以控制所述PMOS功率管的栅极获取到的栅压。2.根据权利要求1所述的驱动电路,其特征在于,所述反馈模块包括:第一降压单元,一端连接至所述PMOS功率管的源极,一端用于输出所述输出电压的降压电压;下拉单元,一端连接至所述PMOS功率管的栅极,用于在所述PMOS功率管的栅压大于第一预设值时将所述PMOS功率管的栅极接地,以减小所述PMOS功率管的栅压;上拉单元,一端连接至所述PMOS功率管的栅极,另一端连接至所述PMOS功率管的源极,用于获取所述输出电压,并在所述PMOS功率管的栅压小于第二预设值时,根据所述输出电压输出所述驱动电压,使得所述PMOS功率管的栅压至少为第三预设值。3.根据权利要求2所述的驱动电路,其特征在于,所述下拉单元包括:第一PMOS管,源极连接至所述PMOS功率管的栅极,漏极通过第一电阻接地,栅极连接至所述降压单元的输出端;第一NMOS管,漏极连接至所述PMOS功率管的栅极,源极接地,栅极连接至所述第一电阻和所述第一PMOS管的连接点。4.根据权利要求2所述的驱动电路,其特征在于,所述上拉单元包括:第二NMOS管,漏极通过第二电阻连接至所述PMOS功率管的源极,栅极通过第三电阻连接至所述PMOS功率管的源极,源极连接至所述PMOS功率管的栅极;第二PMOS管,源极连接所述PMOS功率管的源极,栅极连接至所述第二NMOS管的漏极,所述第二PMOS管的漏极连接至所述PMOS功率管的栅极。5.根据权利要求4所述的驱动电路,其特征在于,所述上拉单元还包括:第三PMOS管和第三NMOS管;所述第三NMOS管的栅极和漏极相互连接,且所述第三NMOS管的源极连接至所述第三PMOS管的源极,漏极通过第三电阻连接至所述PMOS功率管的输出端,所述第三PMOS管的漏极接地,栅极连接至所述第一降压单元。6.根据权利要求2所述的驱动电路,其特征在于,所述第一降压单元包括:第一齐纳二极管,负极连接至所述PMOS功率管的源极,正极通过第四电阻接地;第一电容,上极板连接至所述第一齐纳二极管的负极,下极板连接至所述第一齐纳二极管的正极。7.根据权利要求3所述的驱动电路,其特征在于,所述反馈模块还包括:第二降压单元;所述第二降压单元包括:第二齐纳二极管,负极连接至所述PMOS功率管的源极,正极连接至所述第一PMOS管的源极;第二电容,上极板连接至所述第二齐纳二极管的负极,下极板连接至所述第二齐纳二极管的正极。8.根据权利要求3所述的驱动电路,其特征在于,所述反馈模块还包括:第一开关,设置于所述第一NMOS管的栅极和所述第一PMOS管的漏极之间,用于在所述2CN115864794A权利要求书2/2页PMOS功率管的源极输出的输出电压高于第四预设值时闭合。9.根据权利要求3所述的驱动电路,其特征在于,所述反馈模块还包括:第二开关,设置于预设电源与所述第一NMOS管的栅极之间,用于在所述PMOS功率管的源极输出的输出电压小于等于第四预设值时闭合;第三开关,设置于所述上拉单元与地之间,用于在所述PMOS功率管的源极输出的输出电压小于等于第四预设值时闭合,从而关断所述上拉单元。10.根据权利要求2所述的驱动电路,其特征在于,所述反馈模块还包括:输出单元,连接至所述PMOS功率管的栅极,并具有用于获取所述PMO