基于JESD204传输协议实现串行AD采样的方法及其装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103618551103618551A(43)申请公布日2014.03.05(21)申请号201310491977.3(22)申请日2013.10.18(71)申请人中国电子科技集团公司第十研究所地址610036四川省成都市金牛区茶店子东街48号(72)发明人张峰王战江周兴建(74)专利代理机构成飞(集团)公司专利中心51121代理人郭纯武(51)Int.Cl.H03M1/54(2006.01)权权利要求书1页利要求书1页说明书4页说明书4页附图1页附图1页(54)发明名称基于JESD204传输协议实现串行AD采样的方法及其装置(57)摘要本发明提供的一种基于JESD204传输协议实现串行AD采样的方法及其装置，旨在提供一种符合JESD204传输协议、通用性强、采样频率高的串行AD采样的方法及其装置，本发明通过下述技术方案予以实现：在可编程逻辑门阵列FPGA中将FPGA内嵌的高速串行收发器GTX作为JESD204传输协议的物理层，并在FPGA内创建JESD204传输协议的逻辑层，将JESD204传输协议封装成为知识产权（IP）核，其次，通过中频接插件将中频模拟信号输入到AD信号采集板，经运算放大器进行幅度放大或衰减，再送入符合JESD204协议的串行模数转换器ADC对模拟信号进行数字采样，被转换后的数字信号通过模数转换器ADC的数字输出端送入FPGA中内嵌的高速串行收发器GTX，在FPGA的JESD204传输协议逻辑层中实现模数转换器ADC输出数据的接收和协议解析。CN103618551ACN103685ACN103618551A权利要求书1/1页1.一种基于JESD204传输协议实现串行AD采样的方法，具有如下技术特征，在可编程逻辑门阵列（FPGA）中,在可编程逻辑门阵列FPGA中将FPGA内嵌的高速串行收发器GTX作为JESD204传输协议的物理层，并在FPGA内创建JESD204传输协议的逻辑层，将JESD204传输协议封装成为IP核，其次，通过中频接插件将中频模拟信号输入到AD信号采集板，经运算放大器进行幅度放大或衰减，再送入符合JESD204协议的串行模数转换器ADC对模拟信号进行数字采样，被转换后的数字信号通过模数转换器ADC的数字输出端送入FPGA中内嵌的高速串行收发器GTX，在FPGA的JESD204传输协议逻辑层中实现模数转换器ADC输出数据的接收和协议解析。2.如权利要求1所述的基于JESD204传输协议实现串行AD采样的方法，其特征在于：JESD204协议逻辑层在FPGA内，通过VHDL语言实现，具有完全的自主知识产权。3.一种使用权利要求1所述基于JESD204协议的高速串行AD采样装置，包括中频SMA接插件，差分运算放大器、串行数据转换器AD以及可编程逻辑门阵列FPGA，其特征在于：SMA接插件相连于差分运算放大器输入端，将中频模拟信号为转换为差分信号，差分运算放大器输出端相连于串行数据转换器AD输入端，将放大或衰减后的差分信号送串行数据转换器AD，串行数据转换器AD与FPGA通过FPGA中高速串行收发器GTX接口相连，串行数据转换器AD的差分数字输出信号经FPGA中内嵌的高速串行收发器GTX接口完成串并转换后，在FPGA内完成数据采集。4.如权利要求3所述的基于JESD204协议的高速串行AD采样的装置，其特征在于，差分运算放大器是一种可完成对模拟单端信号向差分信号的转换，能够满足串行数据转换器AD差分输入要求的运算放大器。5.如权利要求3所述的基于JESD204协议的高速串行AD采样的装置，其特征在于，串行数据转换器AD为一种各通道独立的多通道、符合JESD204协议的高速串行数据转换器AD，采样频率可达到210MSPS，输出数据速度可达4.2Gbps。6.如权利要求3所述的基于JESD204协议的高速串行AD采样的装置，其特征在于，FPGA中所内嵌的GTX接口支持1－12.5Gbps的传输速度，在接收端FPGA利用VHDL语言，实现的JESD204协议IP核，以接收串行数据转换器AD的输出数据。2CN103618551A说明书1/4页基于JESD204传输协议实现串行AD采样的方法及其装置技术领域[0001]本发明涉及一种适用于机载或星载通信测量设备中，要求实现对中频信号采样场合，基于传输协议JESD204协议的高速串行AD采样方法及其装置。背景技术[0002]目前，AD采样技术广泛应用于机载、星载及地面通信设备中，涉及UV/L/S/KA/KU等各个波段，陆基/海基/天基/空军等多种通信体制，因此，模数转换器ADC是通信设备中不可或缺的功能单元。在2006年4月，JESD204的原始版本发布。这个