预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共18页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN106664139A(43)申请公布日2017.05.10(21)申请号201580037517.0(74)专利代理机构北京集佳知识产权代理有限公司1(22)申请日2015.07.101227代理人李春晖陈炜(30)优先权数据62/023,5052014.07.11US(51)Int.Cl.H04B10/40(2013.01)(85)PCT国际申请进入国家阶段日H04B10/61(2013.01)2017.01.09H04B10/69(2013.01)(86)PCT国际申请的申请数据PCT/US2015/0399632015.07.10(87)PCT国际申请的公布数据WO2016/007867EN2016.01.14(71)申请人阿卡西亚通信有限公司地址美国马萨诸塞州(72)发明人克里斯托弗·多尔权利要求书2页说明书9页附图6页(54)发明名称多通道相干收发器及相关装置和方法(57)摘要公开了一种多通道光收发器。该光收发器具有多封装件结构。在一个封装件中布置有激光器阵列。在另一封装件中布置有专用集成电路(ASIC)和光子集成电路(PIC)。光纤阵列可以将第一封装件与第二封装件耦合在一起。CN106664139ACN106664139A权利要求书1/2页1.一种多通道相干收发器,包括:第一封装件;布置在所述第一封装件内的多核专用集成电路(ASIC);布置在所述第一封装件内并且耦合至所述多核ASIC的多通道发送器或接收器光子集成电路(PIC);包括可调谐激光器阵列的第二封装件;以及包括将所述第一封装件与所述第二封装件耦合的多个光纤的光纤阵列。2.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述可调谐激光器阵列包括第一可调谐激光器和第二可调谐激光器,并且其中,所述光纤阵列包括耦合至所述第一可调谐激光器的第一光纤以及耦合至所述第二可调谐激光器的第二光纤。3.根据权利要求2或任一其他前述权利要求所述的多通道相干收发器,还包括:接收光纤,被配置成接收输入至所述多通道相干收发器的光信号;以及发送光纤,被配置成从所述多通道相干收发器输出输出光信号。4.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述光纤阵列能够从所述第一封装件拆卸。5.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述多通道发送器或接收器PIC是组合的多通道发送器和接收器PIC。6.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述多通道发送器或接收器PIC是硅光子发送器或接收器。7.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述第二封装件还包括半导体光放大器(SOA),其中,所述可调谐激光器阵列位于第一芯片上,所述SOA位于第二芯片上,并且其中,所述SOA具有与所述可调谐激光器阵列对准的单独的副安装座。8.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,还包括耦合至所述可调谐激光器阵列的热电冷却器。9.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述第一封装件不耦合至热电冷却器。10.根据权利要求1所述的多通道相干收发器,其中,所述ASIC和所述多通道发送器或接收器PIC都由硅制成。11.根据权利要求1或任一其他前述权利要求所述的多通道相干收发器,其中,所述多通道发送器或接收器PIC与包含一个或更多个数模转换器(DAC)的ASIC的边缘相邻。12.一种装置,包括:封装件;布置在所述封装件内的第一半导体芯片上的专用集成电路(ASIC),所述第一半导体芯片具有第一边缘、第二边缘和第三边缘;以及布置在所述封装件内并且耦合至所述ASIC的第二半导体芯片上的发送器或接收器光子集成电路(PIC),其中,所述ASIC包括接收电路或发送电路,所述接收电路或发送电路电耦合至所述第二半导体芯片并且与所述第一半导体芯片的所述第一边缘、所述第二边缘和所述第三边缘2CN106664139A权利要求书2/2页中的至少两个边缘相邻。13.根据权利要求12或任一其他前述权利要求所述的装置,其中,所述第二半导体芯片包括与所述第一半导体芯片的所述第二边缘基本上相邻的第一边缘,并且其中,所述ASIC的所述接收电路或发送电路与所述第一半导体芯片的所述第一边缘和所述第三边缘相邻。14.根据权利要求13或任一其他前述权利要求所述的装置,其中,所述ASIC的所述接收电路中一些接收电路被布置成与所述第一半导体芯片的所述第一边缘相邻,所述ASIC的所述接收电路中一些接收电路被布置成与所述第一半导体芯片的所述第三边缘相邻。15.根据权利要求14或任一其他前述权利要求所述的装置,其中,所述ASIC的所述接收电路