一种传输设备接口电路自检方法及其电路自检系统.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107480016A(43)申请公布日2017.12.15(21)申请号201710624349.6(22)申请日2017.07.27(71)申请人珠海高凌信息科技股份有限公司地址519060广东省珠海市南屏科技工业园屏东一路一号(72)发明人隋丽春董晓坚宋青韩霜鲍尚策(74)专利代理机构广州嘉权专利商标事务所有限公司44205代理人俞梁清(51)Int.Cl.G06F11/22(2006.01)权利要求书1页说明书5页附图5页(54)发明名称一种传输设备接口电路自检方法及其电路自检系统(57)摘要本发明公开了一种传输设备接口电路自检方法，所述方法包括如下步骤：产生测试信号；使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。本发明还公开了与方法相对应的电路自检系统。本发明能够在设备正常运行过程中实时检测出由系统时钟、双向总线收发器，可编程逻辑器件三个方面引起的硬件运行异常，在无数据传输时仍确保传输线路正常。CN107480016ACN107480016A权利要求书1/1页1.一种传输设备接口电路自检方法，其特征在于，所述方法包括如下步骤：产生测试信号；使测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；使末端测试信号输入可编程逻辑器件，并在可编程逻辑器件内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障。2.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，测试信号是由晶体振荡器产生。3.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述测试信号为方波信号。4.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述可编程逻辑器件为FPGA。5.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，当线路出现故障时，对应的可编程逻辑器件会产生告警。6.根据权利要求1所述的一种传输设备接口电路自检方法，其特征在于，所述双向总线收发器为两个或两个以上，并使测试信号依次通过两个或两个以上的双向总线收发器。7.根据权利要求6所述的一种传输设备接口电路自检方法，其特征在于，使前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。8.根据权利要求7所述的一种传输设备接口电路自检方法，其特征在于，输入下一个双向总线收发器的中间测试信号为与测试信号同步的信号。9.一种传输设备接口电路自检系统，其特征在于，所述系统包括如下装置：晶体振荡器，所述晶体振荡器用于产生测试信号；双向总线收发器，所述双向总线收发器具有不同的控制端，以便于测试信号与线路信号分别输入双向总线收发器的不同控制端，并从与测试信号输入端相对应的输出端获得末端测试信号；可编程逻辑器件，所述可编程逻辑器件在其内对末端测试信号进行锁相，若可编程逻辑器件内的锁相环失锁，则线路出现故障；其中，晶体振荡器、双向总线收发器与可编程逻辑器件依次通信连接。10.根据权利要求9所述的一种传输设备接口电路自检系统，其特征在于，所述双向总线收发器为两个或两个以上，且前一个双向总线收发器输出的中间测试信号通过复接的方式得到两路中间测试信号，其中一路中间测试信号的输入下一个双向总线收发器，另一路中间测试信号输入可编程逻辑器件，通过前级中间信号与后级中间信号的告警状态来判断故障发生的位置。2CN107480016A说明书1/5页一种传输设备接口电路自检方法及其电路自检系统技术领域[0001]本发明属于电路检测领域，尤其涉及一种传输设备接口电路自检方法及其电路自检系统。背景技术[0002]当前在具有CPU平台的硬件设计中普遍设计有电路自检功能。目前主要的电路自检方法有以下两种：一种是CPU通过总线对外围芯片包括FPGA进行访问，若芯片读写正常则认为该芯片可以正常工作；另一种是在简单电路设计时，预先搭建可环回的测试通路，由CPU发送测试数据对通路进行校验。其中，第一种方法只能检测CPU与外围芯片间控制及数据传输是否正常，第二种方法仅适用于数据空闲时进行线路检测。而在传输设备的硬件电路设计时除了要对传输设备的接口是否能正常工作进行检测，还要确保传输线路信号的可靠性，所以以上自检方法对传输通路的检测均具有盲点跟局限性。发明内容[0003]为了解决上述技术问题，本发明的目的在于