存储器接口、数据存储设备及其操作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112185440A(43)申请公布日2021.01.05(21)申请号201911165283.4(22)申请日2019.11.25(30)优先权数据10-2019-00812902019.07.05KR(71)申请人爱思开海力士有限公司地址韩国京畿道(72)发明人尹皓重(74)专利代理机构北京市金杜律师事务所11256代理人傅远(51)Int.Cl.G11C8/12(2006.01)G06F13/16(2006.01)G06F11/30(2006.01)权利要求书3页说明书15页附图12页(54)发明名称存储器接口、数据存储设备及其操作方法(57)摘要本公开的实施例涉及存储器接口、数据存储设备及其操作方法。存储器接口可以包括：被配置为与多个裸片交换信号的收发器模块；和输入/输出(I/O)速率控制器，该控制器被配置为通过监测被发射到每个裸片和从每个裸片接收的信号，来计算每个裸片的每信号间隔比率，通过使用计算的每信号间隔比率，在多个裸片之中选择操作时间相对较慢的第一芯片和操作时间相对较快的第二芯片，并向收发器模块提供用于调整第一裸片和第二裸片中的每个裸片的数据间隔比率的信息。CN112185440ACN112185440A权利要求书1/3页1.一种存储器接口，所述存储器接口用于与控制器和包括多个裸片的存储器设备对接，所述存储器接口包括：收发器模块，所述收发器模块被配置为与所述多个裸片交换信号；以及输入/输出(I/O)速率控制器，所述输入/输出速率控制器被配置为：通过监测被发送到每个所述裸片和从每个所述裸片接收到的信号，计算每个所述裸片的每信号间隔比率，使用所计算的每信号间隔比率，来选择所述多个裸片中的操作时间相对较慢的第一裸片和操作时间相对较快的第二裸片，以及为所述收发器模块提供用于调节所述第一裸片和所述第二裸片中的每一个裸片的数据间隔比率的信息。2.根据权利要求1所述的存储器接口，其中所述收发器模块与所述多个裸片通过对应于相应裸片的通道交换信号。3.根据权利要求2所述的存储器接口，其中所述I/O速率控制器监测被发送到所述多个裸片和从所述多个裸片接收到的信号，所述多个裸片通过监测线被可操作地耦合到相应通道。4.根据权利要求1所述的存储器接口，其中所述信号间隔包括没有信号被发送/接收的空闲间隔、命令和地址被发送的命令间隔、数据被发送/接收的数据间隔、以及对应于所述命令的操作被执行的忙碌间隔。5.根据权利要求1所述的存储器接口，其中所述I/O速率控制器使用整个监测时间和每个所述裸片的每信号间隔时间来计算所述每信号间隔比率。6.根据权利要求1所述的存储器接口，其中所述I/O速率控制器为所述收发器模块提供用于增加所述第一裸片的所述数据传输速率、并减少所述第二裸片的所述数据传输速率的信息。7.根据权利要求1所述的存储器接口，其中所述I/O速率控制器根据从外部源接收的监测开始信号，开始监测分别被发送到所述多个裸片和从所述多个裸片接收到的信号，并根据从所述外部源接收的监测结束信号，使用所监测的信号来计算所述每信号间隔比率。8.根据权利要求1所述的存储器接口，其中所述收发器模块包括被配置为分别将信号发送到所述多个裸片、和从所述多个裸片接收信号的多个物理层，以及被配置为控制所述物理层的操作的物理层控制器，其中所述物理层控制器根据从所述I/O速率控制器提供的所述信息，将用于调节时钟频率的控制信号发送给所述多个物理层中分别对应于所述第一裸片和所述第二裸片的第一物理层和第二物理层。9.一种数据存储设备，所述数据存储设备包括：包括多个存储器芯片的非易失性存储器设备；以及控制器，所述控制器被配置为：通过监测分别被发送到所述多个存储器芯片和从所述多个存储器芯片接收到的信号，计算每个所述存储器芯片的每信号间隔比率，使用所计算的每信号间隔比率，选择所述多个存储器芯片中操作时间最慢的第一存储器芯片和操作时间最快的第二存储器芯片，以及2CN112185440A权利要求书2/3页调节所述第一存储器芯片和所述第二存储器芯片中的每一个存储器芯片的数据间隔比率。10.根据权利要求9所述的数据存储设备，其中所述控制器调节数据间隔比率，以增加所述第一存储器芯片的数据传输速率并减少所述第二存储器芯片的数据传输速率。11.根据权利要求9所述的数据存储设备，其中所述控制器包括：存储器接口，所述存储器接口被配置为与所述非易失性存储器设备和所述控制器对接；处理器，所述处理器被配置为控制所述控制器的整体操作。12.根据权利要求11所述的数据存储设备，其中所述存储器接口包括：多个物理层，所述多个物理层被配置为分别与所述多个存储器芯片交换信号；物理层控制器，所述物理层控制器被配置为控制相应物理层的操作；以及I/O速