发射码元相位调整方法和系统.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115296969A(43)申请公布日2022.11.04(21)申请号202210900468.0(22)申请日2022.07.28(71)申请人湖南迈克森伟电子科技有限公司地址410000湖南省长沙市高新开发区麓天路12号408室(72)发明人吕游赵海军龚高茂(74)专利代理机构深圳中一联合知识产权代理有限公司44414专利代理师梁立耀(51)Int.Cl.H04L27/20(2006.01)权利要求书2页说明书13页附图5页(54)发明名称发射码元相位调整方法和系统(57)摘要本申请实施例公开了一种发射码元相位调整方法和系统，用于调整发射IQ码元相位，实现IQ码元相位对齐。该系统包括FPGA和相位采集模块，FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；其中，逻辑单元根据锁相环输出的目标时钟信号，产生数字基带码元信号后，第一串行器收发器和第二串行收发器在数字基带码元信号和目标时钟信号的作用下，分别串行发射出I路和Q路模拟基带码元信号；相位采集模块采集I路和Q路的模拟基带码元信号之间相位信息；相位控制模块在IQ码元相位有偏差时，根据相位信息，调整收发器内目标时钟信号的相位，以调整收发器发射的I路和Q路的模拟基带码元信号之间的相位。CN115296969ACN115296969A权利要求书1/2页1.一种发射码元相位调整系统，其特征在于，包括FPGA、相位采集模块以及IQ调制器，所述FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；其中，所述锁相环分别与所述逻辑单元、所述第一串行收发器和所述第二串行收发器连接，所述逻辑单元分别与所述第一串行收发器和所述第二串行收发器连接；所述第一串行收发器分别与所述相位采集模块和所述IQ调制器连接，所述第二串行收发器分别与所述相位采集模块和所述IQ调制器连接；所述相位采集模块与所述相位控制模块连接，所述相位控制模块分别与所述第一串行收发器和所述第二串行收发器连接；所述锁相环用于根据外部时钟信号产生目标时钟信号；所述逻辑单元用于根据所述目标时钟信号产生数字基带码元信号；所述第一串行收发器用于在所述数字基带码元信号和所述目标时钟信号的作用下串行发射I路模拟基带码元信号；所述第二串行收发器用于在所述数字基带码元信号和所述目标时钟信号的作用下串行发射Q路模拟基带码元信号；所述相位采集模块用于采集输入的所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位信息，所述相位信息包括用于表征所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位是否有偏差的信息，以及偏差范围信息；所述相位控制模块用于若根据所述相位信息确定所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位有偏差，则根据所述相位信息，调整所述第一串行收发器和所述第二串行收发器内的所述目标时钟信号的相位，以调整所述I路模拟基带码元信号和所述Q路模拟基带码元信号之间的相位；所述IQ调制器用于在所述I路模拟基带码元信号和所述Q路模拟基带码元信号的相位对齐后，对输入的所述I路模拟基带码元信号和所述Q路模拟基带码元进行IQ调制，获得QPSK调制信号。2.如权利要求1所述的系统，其特征在于，所述相位采集模块包括异或鉴相器和相位采集单元；所述异或鉴相器的一输入端与所述第一串行收发器连接，另一输入端与所述第二串行收发器连接；所述异或鉴相器的输出端与所述相位采集单元的输入端连接，所述相位采集单元的输出端与所述相位控制模块连接；所述异或鉴相器用于将输入的所述I路模拟基带码元信号和所述Q路模拟基带码元信号进行异或操作，获得异或后的信号；所述相位采集单元用于对所述异或后的信号进行相位采集，得到所述相位信息。3.如权利要求1所述的系统，其特征在于，所述IQ调制器为高速IQ调制器。4.如权利要求1所述的系统，其特征在于，所述IQ调制器具体用于基于本地振荡器LO，对所述I路模拟基带码元信号和所述Q路模拟基带码元进行IQ调制，获得QPSK调制信号，所述本地振荡器LO与所述IQ调制器连接。5.如权利要求1所述的系统，其特征在于，所述第一串行收发器和所述第二串行收发器均为GTX收发器。6.如权利要求1至5任一项所述的系统，其特征在于，所述I路模拟基带码元信号和所述I路模拟基带码元信号均为伪随机二进制序列PRBS码元信号。7.一种发射码元相位调整方法，其特征在于，应用于发射码元相位调整系统，所述发射2CN115296969A权利要求书2/2页码元相位调整系统FPGA、相位采集模块以及IQ调制器，所述FPGA包括锁相环、逻辑单元、第一串行收发器、第二串行收发器和相位控制模块；其中，所述锁相环分别与所述逻辑单元、所述第一串行收发器和所述第二串行收发