基于RapidIO协议的高速实时传输实现系统及方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115309682A(43)申请公布日2022.11.08(21)申请号202210875346.0(22)申请日2022.07.25(71)申请人中国电子科技集团公司第十研究所地址610000四川省成都市金牛区茶店子东街48号(72)发明人王松明(74)专利代理机构成都九鼎天元知识产权代理有限公司51214专利代理师钱成岑(51)Int.Cl.G06F13/38(2006.01)G06F13/40(2006.01)G06F13/42(2006.01)G06F15/78(2006.01)G06F9/54(2006.01)权利要求书1页说明书3页附图1页(54)发明名称基于RapidIO协议的高速实时传输实现系统及方法(57)摘要本发明公开了一种基于RapidIO协议的高速实时传输实现系统及方法，包括同时连接源设备和目的设备的数据交换模块，所述数据交换模块包括FPGA芯片，所述源设备与数据交换模块通过串行收发器交互数据，所述数据交换模块与目的设备通过RapidIO接口交互数据，所述串行收发器和RapidIO接口均通过缓存模块与FPGA芯片连接。本发明系统灵活性高、可扩展性强，便于移植。本发明可以根据系统需求增减源设备和数据交换模块FPGA之间的接口、数据交换模块FPGA和目的设备之间的接口，通过接口的增减实现数据传输带宽的调节。本发明兼顾高带宽和实时性，采用多通道进行传输，增加了传输的速度，提高了传输的效率。CN115309682ACN115309682A权利要求书1/1页1.一种基于RapidIO协议的高速实时传输实现系统，其特征在于，包括同时连接源设备和目的设备的数据交换模块，所述数据交换模块包括FPGA芯片，所述源设备与数据交换模块通过串行收发器交互数据，所述数据交换模块与目的设备通过RapidIO接口交互数据，所述串行收发器和RapidIO接口均通过缓存模块与FPGA芯片连接。2.根据权利要求1所述的基于RapidIO协议的高速实时传输实现系统，其特征在于，所述串行收发器有3个，所述RapidIO接口有2个。3.一种基于RapidIO协议的高速实时传输实现方法，其特征在于，包括以下步骤：S1、源设备根据待传输数据流带宽与串行收发器的速率和个数，将待传输数据流拆分，并通过串行收发器发送到数据交换模块；S2、数据交换模块上的FPGA芯片收到数据后写入异步缓存中进行时钟域隔离，当所有异步缓存数据非空时，通过系统时钟和控制单元从所有异步缓存中同步读取数据，并根据源设备的拆分规律将数据拼接为一路数据流；S3、数据交换模块上的FPGA芯片根据总线数据位宽和RapidIO接口数量对拼接后的数据流进行位宽转换，转换后的数据总线位宽为RapidIO接口数量N*64bit；S4、将位宽转换后的数据流拆分为N路64bit总线数据，并写入异步缓存中；S5、RapidIO接口读取对应的异步缓存状态，发现缓存非空时根据RapidIO接口空闲状态对数据进行封装后发送出去；S6、目的设备根据事先约定的RapidIO接口顺序将数据流恢复，目的设备根据待传输数据带宽与RapidIO接口的速率和个数将高速数据流拆分并通过RapidIO接口将数据发送到数据交换模块；S7、数据交换模块上的FPGA芯片对RapidIO报文进行校验，将正确的数据写入各自的异步缓存中进行时钟域隔离；S8、当所有异步缓存数据非空时，通过系统时钟和控制单元从所有异步缓存中同步读取数据，将数据拼接为一路数据流，并根据总线数据位宽与串行收发器速率和个数对拼接后的总线数据进行位宽转换，并将数据拆分后发送到串行收发器接口处理缓存，最后根据串行收发器状态对数据进行读取并封装后发送给源设备。4.根据权利要求3所述的基于RapidIO协议的高速实时传输实现方法，其特征在于，所述待传输数据流带宽为192bit。5.根据权利要求3所述的基于RapidIO协议的高速实时传输实现方法，其特征在于，所述串行收发器的速率为64bit，个数为3个。6.根据权利要求3所述的基于RapidIO协议的高速实时传输实现方法，其特征在于，所述RapidIO接口数量N为2。7.根据权利要求3所述的基于RapidIO协议的高速实时传输实现方法，其特征在于，所述FPGA芯片采用AURORA协议，所述FPGA芯片通过AURORA接口接收数据。2CN115309682A说明书1/3页基于RapidIO协议的高速实时传输实现系统及方法技术领域[0001]本发明涉及信号处理技术领域，具体涉及一种基于RapidIO协议的高速实时传输实现系统及方法。背景技术[0002]RapidIO总线是一种基于包交换的高性能互连总线，适用于芯片到芯片和机箱到机箱连接的互连协议，具有高带宽、高可