收发器和收发器校正方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115733562A(43)申请公布日2023.03.03(21)申请号202110981300.2(22)申请日2021.08.25(71)申请人瑞昱半导体股份有限公司地址中国台湾新竹(72)发明人曾弼燊李孟哲(74)专利代理机构北京泛华伟业知识产权代理有限公司11280专利代理师王勇王博(51)Int.Cl.H04B17/11(2015.01)H04B17/21(2015.01)H04B7/0413(2017.01)权利要求书3页说明书5页附图4页(54)发明名称收发器和收发器校正方法(57)摘要本申请公开一种收发器，包括校正信号产生单元、传送单元、接收单元以及控制单元。该校正信号产生单元在相位校正模式下产生测试信号至该传送单元。该接收单元产生数字接收信号。该控制单元用来计算该数字接收信号和已知参考相位之间的相位差并据以选择性地调整该传送单元或该接收单元。本申请还公开一种收发器校正方法。CN115733562ACN115733562A权利要求书1/3页1.一种收发器，包括：校正信号产生单元，在相位校正模式下，产生测试信号至传送单元；所述传送单元，包含：数字模拟转换器，用来依据所述测试信号产生模拟测试信号；第一IQ时钟产生器，用来依据参考时钟产生第一时钟和第二时钟，其中所述第一时钟和所述第二时钟的频率相同，相位差为90度；固定相位分频器，用来依据所述参考时钟产生第三时钟，所述固定相位分频器造成的相位延迟是固定的；以及升频器，用来依据所述第一时钟或所述第三时钟将所述模拟测试信号升频为升频信号；接收单元，在所述相位校正模式下，所述接收单元以有线的方式耦接至所述传送单元，所述接收单元包含：第二IQ时钟产生器，用来依据所述参考时钟产生第四时钟和第五时钟，其中所述第四时钟和所述第五时钟的频率相同，相位差为90度；以及降频器，用来依据所述升频信号以及所述第四时钟产生降频信号；模拟数字转换器，用来依据所述降频信号产生数字接收信号；以及控制单元，用来计算所述数字接收信号和已知参考相位之间的相位差并据以选择性地调整所述第一IQ时钟产生器以改变所述第一时钟和所述第二时钟的相位，或选择性地调整所述第二IQ时钟产生器以改变所述第四时钟和所述第五时钟的相位。2.如权利要求1所述的收发器，其中所述第一IQ时钟产生器包含：第一触发器，具有第一时钟输入端、第一正输入端、第一负输入端、第一正输出端和第一负输出端；第二触发器，具有第二时钟输入端、第二正输入端、第二负输入端、第二正输出端和第二负输出端，其中所述第二正输入端耦接至所述第一正输出端，所述第二负输入端耦接至所述第一负输出端，所述第二正输出端耦接至所述第一正输入端，所述第二负输出端耦接至所述第一正输入端；时钟门控单元，用来依据所述控制单元的控制来选择性地对所述参考时钟进行门控，并产生第一门控时钟至所述第一时钟输入端；以及反相器，耦接于所述第一时钟门控单元和所述第二时钟输入端之间；其中所述第一正输出端和所述第二正输出端中的一个输出所述第一时钟，所述第一正输出端和所述第二正输出端中的另一个输出所述第二时钟。3.如权利要求2所述的收发器，其中所述第二IQ时钟产生器包含：第三触发器，具有第三时钟输入端、第三正输入端、第三负输入端、第三正输出端和第三负输出端；第四触发器，具有第四时钟输入端、第四正输入端、第四负输入端、第四正输出端和第四负输出端，其中所述第四正输入端耦接至所述第二正输出端，所述第四负输入端耦接至所述第二负输出端，所述第四正输出端耦接至所述第二正输入端，所述第四负输出端耦接至所述第二正输入端；时钟门控单元，用来依据所述控制单元的控制来选择性地对所述参考时钟进行门控，2CN115733562A权利要求书2/3页并产生第二门控时钟至所述第三时钟输入端；以及反相器，耦接于所述第二时钟门控单元和所述第四时钟输入端之间；其中所述第三正输出端和所述第四正输出端中的一个输出所述第四时钟，所述第三正输出端和所述第四正输出端中的另一个输出所述第五时钟。4.如权利要求3所述的收发器，其中所述相位校正模式包含接收单元校正阶段以及传送单元校正阶段，在所述接收单元校正阶段下，所述控制单元控制所述升频器依据所述第三时钟产生所述升频信号，以及对所述数字接收信号进行傅立叶转换以得到所述数字接收信号的实部和虚部，并依据所述数字接收信号的实部和虚部计算得到所述数字接收信号和所述已知参考相位之间的相位差。5.如权利要求4所述的收发器，其中在所述接收单元校正阶段下，当所述数字接收信号和所述已知参考相位之间的相位差大于等于0度且小于180度时，所述控制单元控制所述第二IQ时钟产生器的所述时钟门控单元对所述参考时钟不进行门控；以及当所述数字接收信号和所述已知参考相位之间的相位差大