船用雷达通用信号处理系统.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115932739A(43)申请公布日2023.04.07(21)申请号202211692722.9H01R13/639(2006.01)(22)申请日2022.12.28(71)申请人陕西长岭电子科技有限责任公司地址721006陕西省宝鸡市渭滨区清姜路75号(72)发明人高琦王登峰王梦翁博黄艺刘婧芳刘嘉琦何建龙罗悦张沂洁(74)专利代理机构陕西电子工业专利中心61205专利代理师王品华(51)Int.Cl.G01S7/02(2006.01)H04Q1/02(2006.01)H01R12/70(2011.01)权利要求书3页说明书6页附图5页(54)发明名称船用雷达通用信号处理系统(57)摘要本发明公开了一种船用雷达通用信号处理系统，主要解决现有通用处理平台板卡种类繁多、结构复杂、可靠性较低的问题。其主要由信号处理板和综合底板组成。该信号处理板包括：FPGA模块、DSP模块、3个ADC芯片、2个DAC芯片、DDS芯片、调试口和VPX接口；该综合底板包括：2个槽VPX插座、供电插座及切换开关、通信插座、时序控制插座和光模块。这些模块和电路分别完成两块信处板的供电及处理切换，中频回波采集、目标识别及和差处理的功能。本发明增强了系统的可靠性和通用性，降低了系统的维护难度，可用于船用一次雷达系统和二次雷达系统。CN115932739ACN115932739A权利要求书1/3页1.一种船用雷达通用信号处理系统，包括信号处理板和综合底板，其特征在于：所述综合底板，包含2槽VPX插座、供电插座及切换开关、通信插座、时序控制插座和光模块；所述信号处理板，其设为两个，每个信号处理板上设有VPX接口，且每个信号处理板包括FPGA模块、DSP模块、ADC芯片、DAC芯片、DDS芯片、调试口和VPX接口，该DSP模块、ADC芯片、DAC芯片和DDS芯片均与FPGA模块相连；该DSP模块和FPGA模块分别与调试口和VPX接口相连；这两个信号处理板分别安装在综合底板的2槽VPX插座上，通过开关切换分别为两个信号处理板供电，通过通信插座实现两个信号处理板与上位机的串口通信，通过时序控制插座实现上位机对两个信号处理板的时序控制，通过光模块实现两个信号处理板与上位机的光纤通信。2.根据权利要求1所述的系统，其特征在于，所述信号处理板中的FPGA模块，其包括FPGA芯片及其外围DDR3存储器、配置启动Flash、SPIFlash、串口接口、LVDS和LVTTL离散接口和时钟源，该DDR3存储器设为四个，用于扩展FPGA芯片的外部存储空间；该配置启动Flash，用于将FPGA芯片程序代码固化，保证FPGA芯片上电后正常工作，该SPIFlash，用于FPGA芯片与外部SPI设备通信。3.根据权利要求1所述的系统，其特征在于，信号处理板中的DSP模块，包括DSP芯片及其外围DDR3存储器、配置启动Flash、SPIFlash、以太网接口、串口接口和时钟源；该DDR3存储器设为4个，用于扩展FPGA芯片的外部存储空间；该配置启动SPIFlash，用于将FPGA芯片程序代码固化，保证FPGA芯片上电后正常工作；该SPIFlash，用于DSP芯片与外部SPI设备通信。4.根据权利要求1所述的系统，其特征在于：所述ADC芯片设为3个，用于接收FPGA模块的命令完成回波采样；所述DAC芯片设为2个，用于接收FPGA模块的命令选择DDS、脉压、MTD后的信号直接转化为模拟信号输出；所述DDS芯片，用于接收FPGA模块的频率控制字，相位控制码，相位控制地址等参数并生成需要的中频波形；所述调试口，用于DSP模块和FPGA模块的调试和测试；所述VPX接口，用于连接综合底板，为DSP模块和FPGA模块供电和与外部通信。5.根据权利要求1所述的系统，其特征在于：所述DSP模块、ADC芯片、DAC芯片、DDS芯片分别与FPGA模块的连接关系如下：DSP模块中DSP芯片的SRIO接口、EMIF接口和GPIO接口分别与FPGA模块中FPGA芯片的对应接口互连；DAC芯片中的LVDS接口和SPI接口分别与FPGA模块中FPGA芯片的LVDS接口和管口直接互连；DDS芯片中的SPI接口与FPGA模块中FPGA芯片的管口直接互连。6.根据权利要求2所述的系统，其特征在于：所述FPGA芯片，包括：参数生成子模块，用于解析DSP模块通过EMIF下发的装订参数、校准系数、工作参数，并根据这些参数生成时序控制子模块、DDS控制子模块、AGC子模块、幅相校正子模块、正交数2CN115932739A权利要求书2/3页字下变频子模块、校正值加载子模块、多普勒补偿子模块和脉冲压缩子模块所需要的控制参数；工作状态监控子模块，用于监控关键节点的工作状态、通信