基于FPGA的CPU设计.doc

编号毕业设计论文课题名称基于FPGA的CPU设计期别05级六月摘要：从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想，运用Xilinx公司的SpartanII系列FPGA，设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集，并且针对FPGA内部的结构特点对设计进行了地址和数据的优化。关键字：VerilogHDLRISC_CPUFPGARD"毕业论文(任煜玮).doc"\fTOC\h\z\n\u目录HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2RISC_CPU的结构………………………………………………………5HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.1引言………………………………………………………………5HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2RISC_CPU结构……………………………………………………5HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.1时钟发生器…………………………………………………………5HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.2指令寄存器…………………………………………………………6HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.3累加器………………………………………………………………7HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.4算术运算器…………………………………………………………7HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.5数据控制器…………………………………………………………8HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.6地址多路器…………………………………………………………8HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.7程序计数器…………………………………………………………9HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.8状态控制器…………………………………………………………9HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"2.2.9外围模块……………………………………………………………10HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"3RISC_CPU操作和时序………………………………………………12HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"3.1系统的复位和启动操作………………………………………12HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"3.2总线读操作……………………………………………………12HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"3.3总线写操作……………………………………………………12HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"4RISC_CPU寻址方式和指令系统……………………………………13HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"5微解决器指令………………………………………………………14HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"6汇编…………………………………………………………………15HYPERLINK"D:\\ryuw\\毕业论文\\论文\\毕业论文(任煜玮).doc"\l"_Toc"7RISC_CPU模块的调试………………………………………………16HYP