基于复合域循环S盒掩码抗侧信道攻击的AES电路.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115941159A(43)申请公布日2023.04.07(21)申请号202211550592.5(22)申请日2022.12.05(71)申请人西安电子科技大学地址710071陕西省西安市太白南路2号(72)发明人史江义王泽坤张焱马佩军温聪耿浩(74)专利代理机构陕西电子工业专利中心61205专利代理师王品华(51)Int.Cl.H04L9/06(2006.01)H04L9/08(2006.01)H04L9/00(2022.01)权利要求书2页说明书8页附图3页(54)发明名称基于复合域循环S盒掩码抗侧信道攻击的AES电路(57)摘要本发明公开了一种基于复合域循环S盒掩码抗侧信道攻击的AES电路，主要解决现有抵抗高阶侧信道攻击时硬件资源消耗大的问题。其由四级流水线模块依次级联构成：第一级模块用于选择每轮数据输入与掩码生成；第二级模块由16个并联的逆掩码S盒子模块分别与第二寄存器组成，实现S盒输入防护、逆仿射运算与部分求逆运算；第三级模块由16个并联的掩码S盒子模块分别与第三寄存器组成，实现S盒输出防护、部分求逆运算与仿射运算；第四级模块实现列混淆输出防护与掩码修正，其输出经过轮密钥加操作后反馈到第一级模块的第一多选器，构成一个轮变换整体电路。本发明能以较低硬件资源消耗有效抵抗高阶侧信道攻击，可用于密码安全系统。CN115941159ACN115941159A权利要求书1/2页1.一种基于复合域循环S盒掩码抗侧信道攻击的AES电路，其特征在于，包括四级流水线模块：该第一级流水线模块，包括两个异或单元(11，12)、第一多选器(13)、掩码生成单元(14)和第一寄存器R1，用于选择每轮数据输入与掩码生成；该第二级流水线模块，由16个并联的逆掩码S盒子模块Sec分别与第二寄存器R2连接组成，用于对S盒输入进行掩码保护，并完成逆仿射运算与部分求逆运算；该第三级流水线模块，由16个并联的掩码S盒子模块Thd分别与第三寄存器R3连接组成，用于对S盒输出进行掩码保护，并完成部分求逆运算与仿射运算；该第四级流水线模块，包括行移位单元(41)、列混淆单元(42)、第四多选器(43)、掩码修正单元(44)、第三异或单元(45)和第四寄存器R4，用于对列混淆的输出进行掩码保护并完成掩码修正；所述四级流水线模块依次级联，且第四流水模块的输出与密钥扩展单元(16)的输出经过第四异或单元(15)运算后反馈到第一级流水模块的第一多选器(13)输入，构成一个轮变换整体电路。2.根据权利要求1所述的电路，其特征在于，第一级流水线模块中的第一异或单元(11)的输入端为需加密的明文或解密的密文，其输出端与第二异或单元(12)的输入端相连，第二异或单元(12)的输出端与第一多选器(13)连接，该第一多选器(13)的输出端和掩码生成单元(14)的输出端分别连接到第一寄存器R1。3.根据权利要求1所述的电路，其特征在于，第二级流水线模块的每个逆掩码S盒子模块Sec，包括逆仿射变换单元(21)、第二多选器(22)、第一有限域映射单元(23)、fd单元(24)和查找表单元(25)；该逆仿射变换单元(21)的输入与第一寄存器R1的输出相连，第一寄存器R1的输出分为两路，一路通过逆仿射变换单元(21)连接至第二多选器(22)的输入，另一路直接连接至第二多选器(22)的输入；该第二多选器(22)的输出端与第一有限域映射单元(23)、fd单元(24)和查找表单元(25)依次级联；该查找表单元(25)的输出端连接至第二寄存器R2。4.根据权利要求1所述的电路，其特征在于，第三级流水线模块的每个掩码S盒子模块Thd，包括fl单元(31)、fh单元(32)、第二有限域映射单元(33)、仿射变换单元(34)和第三多选器(35)；该fl单元(31)的输入端与fh单元(32)的输入端均与第二寄存器R2的一路输出端连接，fl单元(31)的输出端与fh单元(32)的输出端均连接至第二有限域映射单元(33)的输入端；该第二有限域映射单元(33)的分为两路输出，一路通过仿射变换单元(34)连接到第三多选器(35)的输入，另一路直接连接至第三多选器(35)的输入，第三多选器(35)的输出端连接至第三寄存器R3。5.根据权利要求1所述的电路，其特征在于，第四级流水线模块中各单元的连接关系如下：所述行移位单元(41)，其输入端与第三寄存器R3的输出端相连，其输出端分为两路，一路通过列混淆单元(42)连接至第四多选器(43)的输入，另一路直接连接至第四多选器(43)2CN115941159A权利要求书2/2页的输入；该第四多选器(43)的输出端和掩码修正单元(44)的输出端均连接到第三异或单元(45)的输入，第三异或单元(45)的输出端连接至