一种存储电容可灵活配置的iTOF像素电路.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031268A(43)申请公布日2023.04.28(21)申请号202211655074.XG01S17/36(2006.01)(22)申请日2022.12.21(71)申请人上海矽印科技有限公司地址201306上海市浦东新区自由贸易试验区临港新片区环湖西二路888号C楼(72)发明人单刘伟江建明武大猷李高志严梨花(74)专利代理机构上海创开专利代理事务所(普通合伙)31374专利代理师马正红(51)Int.Cl.H01L27/146(2006.01)G01S7/4913(2020.01)G01S7/4915(2020.01)G01S17/894(2020.01)权利要求书1页说明书6页附图5页(54)发明名称一种存储电容可灵活配置的iTOF像素电路(57)摘要本发明公开了一种存储电容可灵活配置的iTOF像素电路，相对于传统iTOF像素电路所采用的存储节点串联在像素电路中，导致像素存储节点设计复杂，同时存储晶体管电压配置也受限的问题，将该电路的像素存储电容采用并联方式接入像素电路中，采用该架构的像素可以减少存储节点设计的复杂性，同时电容电压可以灵活配置，从而实现存储电容的灵活配置，极大的优化了iTOF像素结构，方便像素版图设计，扩展了像素的应用范围；SGN上方取消了用于开启沟道硅栅SG,这保证SGN中形成的电势平坦，电荷转移通道上电势始终单调。同时，SGN和SGI区域形成的边缘电势差，可以促进电荷的快速转移，有效提高像素的调制效率。CN116031268ACN116031268A权利要求书1/1页1.一种存储电容可灵活配置的iTOF像素电路，包括光电二极管(PD)，位于光电二极管(PD)的一侧依次连接有第一调制晶体管(TXA)、第一晶体管(TGA)、第一输出晶体管(SF1)，位于光电二极管(PD)的另一侧依次相连的第二调制晶体管(TXB)、第二晶体管(TGB)、第二输出晶体管(SF2)；所述光电二极管(PD)接于第一调制晶体管(TXA)、第二调制晶体管(TXB)相连位置的中间；第一输出晶体管(SF1)与第一晶体管(TGA)之间的连接位置(FD)连接有第三晶体管(RSTA)；第二输出晶体管(SF2)与第二晶体管(TGB)之间的连接位置(FD)连接有第四晶体管(RSTB)；第一输出晶体管(SF1)上连有第五晶体管(SELA)，第二输出晶体管(SF2)上连接有第六晶体管(SELB)；第一调制晶体管(TXA)、第二调制晶体管(TXB)之间连接有第七晶体管(ABG)；第一输出晶体管(SF1)、第三晶体管(RSTA)、第七晶体管(ABG)、第四晶体管(RSTB)以及第二输出晶体管(SF2)上均接电源电压(VDD)，其特征在于：所述第一调制晶体管(TXA)与第一晶体管(TGA)之间导通电路上并联有第一存储晶体管(SGA)，所述第二晶体管(TGB)与第二调制晶体管(TXB)之间导通电路上并联有第二存储晶体管(SGB)；该iTOF像素电路中，对于一侧像素的电荷通路对应的电荷耦合结构包括光电二极管(PD)、电容(SG)、于光电二极管(PD)上对半导体掺杂形成的第一低阻(SGN)以及第二低阻(SGI)；所述第一低阻(SGN)两侧分别连接第二调制晶体管(TXB)、第二晶体管(TGB)；所述电容(SG)于纵向上通过第一低阻(SGN)并联接入电路中；该iTOF像素电路中，电容耦合接入像素结构包括光电二极管(PD)、第二调制晶体管(TXB)、电容(SG)、第一低阻(SGN)、第二低阻(SGI)；其中，光电二极管(PD)、第一低阻(SGN)、第二低阻(SGI)均为硅中的区域，通过对硅掺杂形成；所述第二调制晶体管(TXB)、第二晶体管(TGB)、电容(SG)为半导体的多晶栅或铝栅，它们与下面的硅之间有二氧化硅作为隔离，当它们在施加高压，下面的硅会形成导电沟道，电子在沟道中流动；该iTOF像素电路中，积累的光生电荷从光电二极管(PD)转移至第一低阻(SGN)，为了加速电荷转移，对电容(SG)施加电压，通过边缘电场加速电荷流动，该过程包括：S1、当第二调制晶体管(TXB)施加高压，电荷从光电二极管(PD)至第一低阻(SGN)；S2、电容(SG)施加高压，电荷从第一低阻(SGN)移动至第二低阻(SGI)中；该过程中，电子从电势能高的光电二极管(PD)流向低电势的第一低阻(SGN)，再流向最低电势第二低阻(SGI)；当第二晶体管(TGB)施加高压打开，电荷从第一低阻(SGN)转移至连接位置(FD)中，电荷转移完毕后第二晶体管(TGB)关断，该过程包括：P1、第二晶体管(TGB)施加高压打开，第一低阻(SGN)中电荷先转移至连接位置(FD)中；P2、电容(SG)施加负压，第二低阻(SGI)的电势能抬