复习微机原理省名师优质课赛课获奖课件市赛课百校联赛优质课一等奖课件.ppt

第1章绪论补码编码方法：正数补码在其二进制代码前加上符号位0；负数补码是将二进制代码前加0后按位取反，然后在最低位上加1。补码运算规则：[X+Y]补=X补+Y补[X-Y]补=X补+[-Y补]第2章8086系统结构8086CPU可分为两部分，即总线接口部件BIU（BusInterfaceUnit）和执行部件EU（ExecutionUnit）。总线接口部件BIU执行单元EU指针和变址存放器SP：在堆栈操作中用来存放栈顶偏移地址，指向堆栈栈顶。段存放器CS：代码段段基地址。它和指令指针IP一起决定下一条所要执行指令物理存放地址。代码段存放是当前执行程序指令代码。指令指针存放器IP用来存放下一条要执行指令偏移地址。CPU取指令时总是以CS内容为段基地址，以IP为段内偏移地址。当CPU从CS段偏移地址为(IP)内存单元中取出指令代码一个字节后，IP自动加1，指向指令代码下一个字节。碰到过程调用、转移及返回等指令时，系统将依据程序确定新IP内容，使其不再加1。用户程序不能直接访问IP(指令操作数不能是IP)。FLAGS：标志存放器，也称程序状态字，是一个16位存放器，但只使用了其中9位，包含6个状态标志位和3个控制标志位。8086/8088CPU引脚8086和8088CPU不一样第3章8086寻址方式和指令系统操作数寻址方式第4章汇编语言程序设计程序结构1次序结构—程序次序执行，无分支，无循环，无转移。2分支结构—程序在次序执行中，依据不一样计算结果由计算机自动判断，然后按不一样条件选择下一步执行程序段。3循环结构—在给定条件成立时，重复执行某程序段，直到条件不成立为止。给定条件称为循环条件，重复执行程序段称为循环体。第5章存放器1半导体存放器分类存放器芯片扩充1.位数扩充用１位或４位存放器芯片组成８位存放器，可采取位并联方法。比如，能够用８片2K×1位芯片组成容量为2K×８位存放器。这时，各芯片数据线分别接到数据总线各位，而地址线对应位及各控制线，则并联在一起。也能够用２片1K×4位芯片，组成1K×8位存放器。这时，一片芯片数据线接数据总线低4位，另一片芯片数据线则接数据总线高4位。而两片芯片地址线及控制线则分别并联在一起。21/7522/752.地址扩充当扩充存放容量时，采取地址串联方法。这时，要用到地址译码电路，以其输入地址码来区分高位地址，而以其输出端控制线来对含有相同低位地址几片存放器芯片进行片选。地址译码电路是一个能够将地址码翻译成对应控制信号电路。有2-4译码器，3-8译码器等。例：用4片16K×8位存放器芯片组成64K×8位存放器。16K×8位存放器芯片地址为14位，而64K×8位存放器地址码应有16位。连接时，各芯片14位地址线可直接接地址总线A0～A13，而地址总线A15，A14则接到2-4译码器输入端，其输出端4根选择线分别接到4片芯片片选CS端。25/75在任一地址码时，仅有一片芯片处于被选中工作状态，各芯片取值范围如表所表示。第6章I/O接口和总线采取I/O接口必要性计算机和外设之间信息交换带来一些问题：速度不匹配信号电平不匹配信号格式不匹配时序不匹配接口电路：CPU与外设之间实现信息交换连接电路。接口功效：设置数据缓冲器以处理二者速度差异所带来不协调问题设置信号电平转换电路设置信息转换逻辑以满足对各自格式要求设置时序控制电路来同时CPU和外设工作提供地址译码电路，使CPU在同一时刻只能选中某一个I/O端口。可编程中止控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。软件实现：程序控制方式（无条件传送方式和查询式传送方式）、中止方式。硬件实现：DMA方式。无条件方式查询式传送优点：接口电路简单，硬件成本低。缺点：CPU必须作程序等候循环,不停测试外设状态,直至外设为交换数据准备就绪时为止。这种循环等候方式很花费时间，大大降低了CPU运行效率。所以这种输入输出方式只适合用于CPU数据处理任务不繁忙，而且外部设备数较少情况。查询等候过程会占去CPU绝大部分时间采取中止方式与外设交换数据CPU平时执行主程序当输入设备准备好时向CPU发出中止请求CPU响应中止后暂停执行当前程序转去执行管理外设中止服务程序用输入或输出指令在CPU和外设之间进行一次数据交换输入输出操作完成之后CPU又回去执行原来程序优点：大大提升了CPU工作效率。缺点：需由CPU经过程序来传送数据,并在处理中止时，还要“保护现场”和“恢复现场”,而这两部分操作程序段又与数据传送没有直接关系，却要占用一定时间，这对于高速外设以及成组交换数据场所，就显得太慢了。中止方式无法实现大量数据快速交换每进行一次传送CPU都要执行一次中止服务程序都要保护和恢复现场保护和恢复现场开销较大造成