PCB设计的ESD抑止准则.doc

PCB设计的ESD抑止准则上网时刻:2002年08月24日PCB布线是ESD防护的一个关键要素，合理的PCB设计能够减少故障检查及返工所带来的不必要成本。在PCB设计中，由于采纳了瞬态电压抑止器(TVS)二极管来抑止因ESD放电产生的直截了当电荷注入，因此PCB设计中更重要的是克服放电电流产生的电磁干扰(EMI)电磁场效应。本文将提供能够优化ESD防护的PCB设计准则。电路环路电流通过感应进入到电路环路，这些环路是封闭的，并具有变化的磁通量。电流的幅度与环的面积成正比。较大的环路包含有较多的磁通量，因而在电路中感应出较强的电流。因此，必须减少环路面积。最常见的环路如图1所示，由电源和地线所形成。在可能的条件下，能够采纳具有电源及接地层的多层PCB设计。多层电路板不仅将电源和接地间的回路面积减到最小，而且也减小了ESD脉冲产生的高频EMI电磁场。如果不能采纳多层电路板，那么用于电源线和接地的线必须连接成如图2所示的网格状。网格连接能够起到电源和接地层的作用，用过孔连接各层的印制线，在每个方向上过孔连接间隔应该在6厘米内。另外，在布线时，将电源和接地印制线尽可能靠近也能够降低环路面积，如图3所示。减少环路面积及感应电流的另一个方法是减小互连器件间的平行通路，见图4。当必须采纳长于30厘米的信号连接线时，能够采纳爱护线，如图5所示。一个更好的方法是在信号线邻近放置地层。信号线应该距爱护线或接地线层13毫米以内。如图6所示，将每个敏锐元件的长信号线(>30厘米)或电源线与其接地线进行交叉布置。交叉的连线必须从上到下或从左到右的规则间隔布置。电路连线长度长的信号线也可成为接收ESD脉冲能量的天线，尽量使用较短信号线能够降低信号线作为接收ESD电磁场天线的效率。尽量将互连的器件放在相邻位置，以减少互连的印制线长度。地电荷注入ESD对地线层的直截了当放电可能损坏敏锐电路。在使用TVS二极管的同时还要使用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。旁路电容减少了电荷注入，保持了电源与接地端口的电压差。TVS使感应电流分流，保持TVS钳位电压的电位差。TVS及电容器应放在距被爱护的IC尽可能近的位置(见图7)，要确保TVS到地通路以及电容器管脚长度为最短，以减少寄生电感效应。连接器必须安装到PCB上的铜铂层。理想情形下，铜铂层必须与PCB的接地层隔离，通过短线与焊盘连接。PCB设计的其它准则1.幸免在PCB边缘安排重要的信号线，如时钟和复位信号等；2.将PCB上未使用的部分设置为接地面；3.机壳地线与信号线间隔至少为4毫米；4.保持机壳地线的长宽比小于5:1，以减少电感效应；5.用TVS二极管来爱护所有的外部连接；爱护电路中的寄生电感TVS二极管通路中的寄生电感在发生ESD事件时会产生严峻的电压过冲。尽管使用了TVS二极管，由于在电感负载两端的感应电压VL=L×di/dt，过高的过冲电压仍旧可能超过被爱护IC的损坏电压阈值。爱护电路承担的总电压是TVS二极管钳位电压与寄生电感产生的电压之和，VT=VC+VL。一个ESD瞬态感应电流在小于1ns的时刻内就能达到峰值(依据IEC61000-4-2标准)，假定引线电感为每英寸20nH，线长为四分之一英寸，过冲电压将是50V/10A的脉冲。体会设计准则是将分流通路设计得尽可能短，以此减少寄生电感效应。所有的电感性通路必须考虑采纳接地回路，TVS与被爱护信号线之间的通路，以及连接器到TVS器件的通路。被爱护的信号线应该直截了当连接到接地面，若无接地面，则接地回路的连线应尽可能短。TVS二极管的接地和被爱护电路的接地点之间的距离应尽可能短，以减少接地平面的寄生电感。最后，TVS器件应该尽可能靠近连接器以减少进入邻近线路的瞬态耦合。尽管没有到达连接器的直截了当通路，但这种二次辐射效应也会导致电路板其它部分的工作紊乱。千兆位以太网设备面临的测试挑战上网时刻:2002年12月28日过去的以太网产品只需进行电气测试即可，而现在测试工程师面对的标准既要支持电气性能也要支持光学性能，同时更高数据率也对测试提出了新的要求，在高数据率下运行的电子产品会产生噪声咨询题，而那个咨询题可不能显现在10/100BaseT产品上；另外这类产品的光学部分可能是一些测试工程师首次接触到的光测试。本文讨论阻碍千兆位以太网产品测试的一些因素，使中国测试工程师在设计测试方案是把握几个差不多概念。正文：随着通信系统进入以互联网协议为中心的网络时代，千兆位以太网产品也出现出一片繁荣昌盛的景象。除了新安装设备外，任何10/100BaseT设备也差不多上千兆位以太网潜在的更换对象。那个领域的增长潜力是庞大的，估量2005年市场规模将达到近20亿美元。千兆位以太网标准千兆位以太网光接口标准IEEE803.2z和电接口标准803.2