FPGA数据采集与回放系统设计论文.docx

FPGA数据采集与回放系统设计论文在个人成长的多个环节中，大家或多或少都会接触过论文吧，论文是我们对某个问题进行深入研究的文章。怎么写论文才能避免踩雷呢？下面是小编为大家整理的FPGA数据采集与回放系统设计论文，欢迎阅读，希望大家能够喜欢。1系统及其原理基于通用信号处理开发板，利用FPGA技术控制AD9233芯片对目标模拟信号采样，再将采样量化后的数据写入USB接口芯片CY7C68013的FIFO中，FIFO写满后采用自动触发工作方式将数据传输到PC机。利用VC＋＋6．0软件编写上位机实现友好的人机交互界面，将传输到PC机上的数据进行储存和实时回放。本系统主要实现以下两大功能：1）ADC模块对目标模拟信号进行采样，利用FPGA技术将采样后的数据传输到USB接口芯片CY7C68013的FIFO中存储。2）运用USB2．0总线数据传输技术，将雷达回波信号数据传输到PC机实时回放。分为应用层、内核层和物理层3部分。应用层和内核层主要由软件实现。应用层采用VC＋＋6．0开发用户界面程序，为用户提供可视化操作界面。内核层基于DriverWorks和DDK开发系统驱动程序，主要起应用软件与硬件之间的桥梁作用，把客户端的控制命令或数据流传到硬件中，同时把硬件传输过来的数据进行缓存。物理层主要以FPGA为核心，对USB接口芯片CY7C68013进行控制，通过USB2．0总线实现对中频信号采集。系统设计采用自底向上的方法，从硬件设计开始逐步到最终的应用软件的设计。2硬件设计FPGA在触发信号下，控制ADC采样输入信号，并存入FIFO中。当存满时，将数据写入USB接口芯片CY7C68013，同时切换另一块FIFO接收ADC转换的数据，实现乒乓存储，以提高效率。FPGA模块的一个重要作用是控制USB接口芯片CY7C68013。当ADC采样后，数据进入FPGA模块，FPGA控制数据流将其写入CY7C68013的FIFO中，以便于USB向PC机传输。CY7C68013的数据传输模式采用异步slaveFIFO和同步slaveFIFO切换模式。通过实测，前者传输速度约为5～10Mbit／s，后者传输速度最高可达20Mbit／s，传输速度的提高可通过更改驱动程序的读取方式实现。3软件设计3．1USB驱动程序设计USB2．0总线传输技术最高速率可达480Mbit／s。本系统采用批量传输的slaveFIFO模式。CY7C68013芯片内部提供了多个FIFO缓冲区，外部逻辑可对这些端点FIFO缓冲区直接进行读写操作。在该种传输模式下，USB数据在USB主机与外部逻辑通信时无需CPU的干预，可大大提高数据传输速度。Cypress公司为CY7C68013芯片提供了通用的驱动程序，用户可根据需求开发相应的固件程序。3．2FPGA模块程序设计系统中FPGA模块的核心作用是控制AD9233芯片进行采样。AD9233作为高速采样芯片，其最高采样速率达125Mbit／s，最大模拟带宽为650MHz。通过改变采样速率可使该系统采集不同速率需求的信号，扩展了该系统的应用范围。描述FPGA控制USB数据写入接口芯片FIFO的状态机如图6所示。状态1表示指向INFIFO，触发FIFOADR［1：0］，转向状态2；状态2表示若FIFO未满则转向状态3，否则停留在状态2；状态3表示驱动数据到总线上，通过触发SLWR写数据到FIFO并增加FIFO的指针，然后转向状态4；状态4表示若还有数据写则转向状态2，否则转向完成。3．3上位机设计为实现人机交互，利用VC＋＋MFC在PC机上编写了可视化操作界面，即上位机。上位机既用于数据采集的控制，同时也用于采集数据的实时回放。上位机界面如图7所示。上位机主要功能：1）按下“检测USB”按钮，可检测USB是否连接正常，并显示USB基本信息。2）按下“开始采集”按钮，可将采集的数据传输到PC机并实时回放数据波形；再次按下“开始采集”按钮，可暂停数据波形回放。3）按下“保存数据”按钮，可将采集的数据以＊．dat文件的形式存储到PC机硬盘。4）按下“结束采集”按钮，可关闭采集系统并退出界面；或按下“确定”和“取消”按钮，也可直接退出界面。4系统实测为了测试数据采集与回放系统，利用通用信号处理开发板设计了DDS模块。该DDS模块产生一个正弦波作为测试信号，通过AD9744芯片转换后变为模拟信号输出，并将此输出信号接至示波器以便验证系统。数据采集与回放系统的实物图及系统实测波形与回放波形。5结束语通过实际测试，基于FPGA的数据采集与回放系统达到了预期设计的要求。此系统能够对目标模拟数据进行采集，并能对采集的数据实时回放，且可将数据以＊．dat文件的形式存入PC机硬盘；系统具有高速的采集传输功能，上位机能够实时、动态地回放数据；信号采集板和处理板共用一套硬件，避免