晶圆顶层氧化层处理方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108417476A(43)申请公布日2018.08.17(21)申请号201810120437.7(22)申请日2018.02.07(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人徐云吴苑(74)专利代理机构上海浦一知识产权代理有限公司31211代理人戴广志(51)Int.Cl.H01L21/02(2006.01)权利要求书1页说明书2页附图3页(54)发明名称晶圆顶层氧化层处理方法(57)摘要本发明公开了一种晶圆顶层氧化层处理方法，在晶圆完成顶层氧化层工艺之后，采用负胶工艺进行曝光，并进行WEE晶圆边界曝光处理在曝光后负胶曝光区域难溶于显影液，刻蚀后保留的淀积物能遮盖住晶圆留边区域，避免探针与留边区域的焊盘接触。CN108417476ACN108417476A权利要求书1/1页1.一种晶圆顶层氧化层处理方法，其特征在于：在晶圆完成顶层氧化层工艺之后，采用负胶工艺进行曝光，并对留边区域进行WEE晶圆边界曝光处理。2.如权利要求1所述的晶圆顶层氧化层处理方法，其特征在于：所述留边区域为从晶圆最外沿沿半径方向往圆心取3～5mm的范围。3.如权利要求1所述的晶圆顶层氧化层处理方法，其特征在于：采用负胶工艺，在晶圆边界曝光处理后晶圆外缘的负胶曝光区域难溶于显影液。4.如权利要求3所述的晶圆顶层氧化层处理方法，其特征在于：负胶工艺保留的淀积物能遮盖住晶圆留边区域，避免探针与留边区域的焊盘或者图案接触。5.如权利要求1所述的晶圆顶层氧化层处理方法，其特征在于：在进行晶圆边界曝光处理的内部布局布线设计时，由于采用负胶工艺，整个芯片的布局布线设计要进行取反处理。2CN108417476A说明书1/2页晶圆顶层氧化层处理方法技术领域[0001]本发明涉及半导体集成电路制造及测试领域，特别是指一种晶圆顶层氧化层处理方法。背景技术[0002]晶圆制造的最上层金属走线完成之后，通常会淀积一层氧化物或氮氧化物，只在焊盘处开窗口，起到防潮防污染防静电，保护内部电路的作用,称之为钝化层。[0003]这层保护层在晶圆外周去边3mm以外的留边区域通常是利用WEE处理(晶圆边界曝光WaferEdgeExposure)被全面除去的，如图1所示，周边无效芯片下层的残留图形会对后续测试产生干扰，降低良品率，甚至短路烧毁探针头。[0004]即使工艺选择不做WEE处理(晶圆边界曝光)，全片曝光工艺也会让周边无效芯片的焊盘也被暴露出来，如图2所示。这些无效焊盘接触到测试探针头，同样会对测试造成干扰。发明内容[0005]本发明所要解决的技术问题在于提供一种晶圆顶层氧化层处理方法，使晶圆边界留边区域在测试过程中焊盘不与探针接触。[0006]为解决上述问题，本发明所述的晶圆顶层氧化层处理方法，在晶圆完成顶层氧化层工艺之后，采用负胶工艺曝光，并对留边区域进行WEE处理。所述留边区域为从晶圆最外沿沿半径方向往圆心取3～5mm的范围。[0007]进一步地，由于采用负胶工艺，在曝光后负胶曝光区域难溶于显影液，保留的淀积物能遮盖住晶圆留边区域，避免探针与留边区域的焊盘或者图案接触。[0008]进一步地，在进行WEE处理内部布局布线设计时，由于采用负胶工艺，布局布线设计要进行取反处理。[0009]本发明所述的晶圆顶层氧化层处理方法，由于采用负胶工艺，在进行WEE处理时光刻胶被保留，刻蚀后淀积层被保留，后续测试时保留的淀积物能避免探针直接与留边区域的焊盘接触而导致对测试的干扰。附图说明[0010]图1是现有的对晶圆进行WEE处理的示意图，晶圆外圈留边区域的保护层做了去除处理。[0011]图2是现有的对晶圆不进行WEE处理的示意图，晶圆外圈留边区域的保护层不做去除，但曝光后留边区域的焊盘依然暴露。[0012]图3是本发明对晶圆进行WEE处理的示意图，图中晶圆外圈留边区域的保护层被保留。3CN108417476A说明书2/2页具体实施方式[0013]本发明所述的晶圆顶层氧化层处理方法，是在晶圆完成顶层氧化层工艺之后，采用负胶工艺进行曝光并进行WEE处理。负胶工艺在曝光后曝光区域难溶于显影液，保留的淀积物能遮盖住晶圆留边区域，如图3所示，避免探针与留边区域的焊盘接触。[0014]由于采用负胶工艺，整个芯片布局布线设计要进行取反处理，以适应负胶的特性。[0015]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。4CN108417476A说明书附图1/3页图15CN108417476A说明书附图2/3页图26