计算机组成原理实验报告5- PC实验.docx

计算机组成原理实验报告5-PC实验

第一篇：计算机组成原理实验报告5-PC实验2.5PC实验姓名：孙坚学号：134173733班级：13计算机日期：2015.5.15一．实验要求：利用CPTH实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制信号，实现程序计数器PC的写入及加1功能。二．实验目的：1、了解模型机中程序计数器PC的工作原理及其控制方法。2、了解程序执行过程中顺序和跳转指令的实现方法。三．实验电路：PC是由两片74HC161构成的八位带预置记数器，预置数据来自数据总线。记数器的输出通过74HC245（PCOE）送到地址总线。PC值还可以通过74HC245（PCOE_D）送回数据总线。PC原理图在CPTH中，PC+1由PCOE取反产生。当RST=0时，PC记数器被清0当LDPC=0时，在CK的上升沿，预置数据被打入PC记数器当PC+1=1时，在CK的上升沿，PC记数器加一当PCOE=0时，PC值送地址总线PC打入控制原理图PC打入控制电路由一片74HC151八选一构成(isp1016实现)。当ELP=1时，LDPC=1，不允许PC被预置当ELP=0时，LDPC由IR3，IR2，Cy，Z确定当IR3IR2=1X时，LDPC=0，PC被预置当IR3IR2=00时，LDPC=非Cy，当Cy=1时，PC被预置当IR3IR2=01时，LDPC=非Z，当Z=1时，PC被预置连接线表四．实验数据及步骤：实验1：PC加一实验置控制信号为：按一次STEP脉冲键，CK产生一个上升沿，数据PC被加一。实验2：PC打入实验二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H置控制信号为：每置控制信号后，按一下STEP键，观察PC的变化。五．心得体会：经过上一个实验的练习，在做这个实验的时候更加得心应手，了解了模型机中程序计数器PC的工作原理及其控制方法，还有了解了程序执行过程中顺序和跳转指令的实现方法。第二篇：计算机组成原理实验报告+++数据通路实验数据通路组成实验一、实验目的（１）将双端口通用寄存器组和双端口存储器模块联机；（２）进一步熟悉计算机的数据通路；（３）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（４）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。二、实验电路图９．１４示出了数据通路实验电路图，它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的，存储器的指令端口不参与本次实验，通用寄存器组连接运算器模块，本实验涉及其中的操作数寄存器ＤＲ２。由于ＲＡＭ是三态门输出，因而可以将ＲＡＭ连接到数据总线ＢＵＳ上。此外，ＢＵＳ上还连接着双端口通用寄存器组。这样，写入ＲＡＭ的数据可由通用寄存器提供，而从ＲＡＭ读出的数据也可送到通用寄存器保存。ＲＡＭ和ＤＲ２在前面的实验中使用过。对于通用寄存器组ＲＦ，它由一个在系统可编程（InSystemProgramable）芯片ｉｓｐＬＳＩ１０１６固化了通用寄存器组的功能而成，其功能与双端口寄存器组ＭＣ１４５８０相类似，内含四个８位的通用寄存器，带有一个输入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。输入端口取名为ＷＲ端口，连接一个８位的缓冲寄存器ＥＲ（已集成在ｉｓｐＬＳＩ１０１６芯片中），输出端口取名为ＲＳ端口、ＲＤ端口，分别连接运算器模块的两个操作数寄存器ＤＲ１、ＤＲ２，其中，连接ＤＲ１的ＲＳ端口还可通过一个８位的三态门ＲＳＯ直接向ＢＵＳ输出。双端口通用寄存器组模块的控制信号中，ＲＳ１、ＲＳ０用于选择从ＲＳ端口读出的通用寄存器，ＲＤ１、ＲＤ０用于选择从ＲＤ端口读出的通用寄存器，上述选择信号在Ｔ１脉冲的上升沿到来时生效。而ＷＲ１、ＷＲ０则用于选择从ＷＲ端口写入的通用寄存器。ＷＲＤ是写入控制信号，ＷＲＤ＝１时，在Ｔ２上升沿的时刻，从ＥＲ写入数据；ＷＲＤ＝０时，ＥＲ中的数据不写入通用寄存器中。ＬＤＥＲ信号控制ＥＲ从ＢＵＳ写入数据，ＲＳ－ＢＵＳ信号则控制ＲＳ端口到ＢＵＳ的输出三态门。以上控制信号各自连接一个二进制开关。三、实验设备（１）ＪＹＳ－４计算机组成原理实验仪一台（２）双踪示波器一台（３）直流万用表一只（４）逻辑测试笔一支四、实验任务（１）将实验电路与操作面板的有关信号进行线路连接，方法同前面的实验。（２）用８位数据开关向ＲＦ中的四个通用寄存器分别置入以下数据（十六进制）：Ｒ０＝０Ｆ，Ｒ１＝Ｆ０，Ｒ２＝５５，Ｒ３＝ＡＡ。给Ｒ０置入０Ｆ的步骤是：先用８位数码开关将０Ｆ置入ＥＲ，并且选择ＷＲ１＝ＷＲ０＝０，再将ＥＲ的数据置入ＲＦ。给其他通用寄存器置入数据的步骤与此类似。（３）分别将Ｒ０至Ｒ３中的数据同时读入到ＤＲ２寄存器和ＢＵＳ上，观察其数据是否存入Ｒ０至Ｒ３中的数据，并记录