数字电子技术题目第四章.docx

数字电子技术题目第四章

第四章触发器一．填空题1.D触发器的特征方程为。2.JK触发器的特征方程为。3.触发器有两个稳定的状态，可用来存储数码和（只要电源不断电）。4.触发器按其逻辑功能可分为、、、等四种类型。5.触发器按其按触发方式可以分为：、、。6.触发器有个稳定状态，通常用端的输出状态来表示触发器的状态。二．选择题1.要使JK触发器的输出Q从1变成0，它的输入信号J、K应为（）。A.0、0B.0、1C.1、0D.无法确定2.欲使JK触发器按Q*=Q’工作，可使JK触发器的输入端（）。A.B.J=Q,K=Q’C.J=Q’,K=Q’D.3.欲使JK触发器按Q*=Q工作，可使JK触发器的输入端（）。A.B.J=Q’,K=Q’C.J=Q’,K=QD.4.如图所示逻辑电路，当A=1时，CP脉冲来到后D触发器（）。A．Q’B．置“0”C．置“1”D．Q5.在CP作用下，欲使D触发器具有Q*=Q’的功能，其D端应接（）A．B．0C．QD．Q’6.与非门构成的触发器的约束条件是（）A．B．C．D．7.要构成一个六进制计数器，至少需要（）个触发器A.3B.2C.6D.88.要构成一个五进制计数器，至少需要（）个触发器A.3B.2C.6D.89.以下各电路中属于时序逻辑电路的是（）。A.编码器B.计数器C.数值比较器D.译码器10.下列触发器的特性方程中有约束条件的触发器是（）。A.JK触发器B.SR触发器C.D触发器D.T触发器11.主从JK触发器是在CLK的（）进行状态翻转。A.上升沿B.下降沿C.高电平D.低电平12.特性方程为触发器为（）。A.D触发器B.T触发器C.JK触发器D.触发器13.下列不同结构的触发器中，可靠性最高的是（）。A.SR锁存器B.电平触发的触发器C.脉冲触发的触发器D.边沿触发的触发器14.触发器异步清零端的符号位（）。A.B.C.D.15.触发器异步置数端的符号位（）。A.B.C.D.16.一个触发器能存储（）位二进制数。A.1B.2C.3D.417.触发器是构成（）电路的基本单元。A.组合逻辑B.时序逻辑C.加法器D.译码器18.触发器的次态是指触发器的（）。A.上一个状态B.现在的状态C.下一个状态D.不好确定的状态三．简答和计算题1．已知边沿JK触发器各输入端的波形如图3所示，试画出Q、Q’端对应的波形。要求写出分析过程。初态为12．已知边沿JK触发器各输入端的波形如图3所示，试画出Q、Q’端对应的波形。要求写出分析过程。3.画出如图9（a）所示触发器Q端的波形。已知输入波形如图9（b）所示，触发器初态为0。要求写出分析过程。4.触发器接成图4.28(a)、(b)、(c)、(d)、(e)所示形式，设各触发器的初态均为0态，试根据图示的CP波形画出Qa、Qb、Qc、Qd、Qe的波形。5.边沿触发器构成图(a)、(b)所示电路，其输入波形如图（C），设触发器的初态为0态，试画出Q端的波形。6.时钟CP及输入信号D的波形如图所示,试分别画出下列触发器输出端和的波形,设各触发器输出端Q的初始状态为0（注意触发器状态翻转时刻）。7、已知JK触发器的电路图和J、K的波形如图所示，画出和的波形图。答案一．填空题1.2.3.0,14.RS触发器、D触发器、JK触发器、T触发器5.电平触发、脉冲触发、边沿触发6.两，Q二．选择题1.D2.D3.A4.A5.D6.B7.A8.A9.B.计数器10.B.SR触发器11.B.下降沿12.D.触发器13.D.边沿触发的触发器14.A.15.B.16.117.B.时序逻辑18.C.下一个状态三．简答和计算题1.2.3.解：时钟脉冲下降沿有效，在时钟脉冲作用下输出波形图如下：波形图：……2分Q4.解：根据逻辑图写出其逻辑表达式：aQn+1=QbQn+1=Qn(c)Qn+1=Qn(d)Qn+1=Qn其波形图如下：QaCPQbQdQc5.解：（a）根据逻辑图得：K=B把J、K的表达式代入JK触发器的特性方程得：Qn+1=JQ+KQ=AQn+BQn（b）根据逻辑图得：把D的表达式代入D触发器的特性方程得：根据逻辑表达式画出波形图如下：6、解：1）由图中CP的符号可知，Q1是在CP的上升边状态翻转，而Q2是在CP的下降边状态翻转。2）根据D触发器的特性方程，和D的波形图，分别画出Q1和Q2的波形，如图所示。2、解：1）因JK触发器在CLK的下降沿状态翻转。2）根据JK触发器的特性方程分别画出Q和的波形，如图所示。