用于处理高效多播操作的装置和方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110321158A(43)申请公布日2019.10.11(21)申请号201910150424.9(22)申请日2019.02.28(30)优先权数据15/941,9582018.03.30US(71)申请人英特尔公司地址美国加利福尼亚州(72)发明人C·J·休斯D·鲍姆(74)专利代理机构上海专利商标事务所有限公司31100代理人何焜黄嵩泉(51)Int.Cl.G06F9/30(2006.01)G06F9/38(2006.01)权利要求书2页说明书26页附图20页(54)发明名称用于处理高效多播操作的装置和方法(57)摘要一种用于处理高效多播操作的装置和方法。例如，一种处理器的一个实施例，包括：多个核，用于执行指令；共享电路区域，用于由多个核共享；第一高速缓存管理电路，与共享电路区域相关联，用于接收来自核的延迟预取消息，每个延迟预取消息包括可用于标识高速缓存行的地址或其部分；以及延迟预取管理器，包括多个条目，每个条目与延迟预取消息中的至少一个相关联，延迟预取管理器用于根据接收到每个新的延迟预取消息而更新条目中的一个或多个或生成新的条目，其中在接收到第一高速缓存行由第一核修改的通知时，延迟预取管理器用于将延迟预取响应消息传送至在与第一高速缓存行相关联的第一条目中标识的一个或多个核。CN110321158ACN110321158A权利要求书1/2页1.一种处理器，包括：多个核，用于执行指令；共享电路区域，用于由所述多个核共享；第一高速缓存管理电路，与所述共享电路区域相关联，用于接收来自所述核的延迟预取消息，每个延迟预取消息包括可用于标识高速缓存行的地址或其部分；以及延迟预取管理器，包括多个条目，每个条目与所述延迟预取消息中的至少一个相关联，所述延迟预取管理器用于根据接收到每个新的延迟预取消息而更新所述条目中的一个或多个或生成新的条目，其中在接收到第一高速缓存行由第一核修改的通知时，所述延迟预取管理器用于将延迟预取响应消息传送至在与所述第一高速缓存行相关联的第一条目中标识的一个或多个核。2.如权利要求1所述的处理器，其特征在于，所述延迟预取响应消息包括由所述第一核修改过的所述第一高速缓存行的副本。3.如权利要求1或2所述的处理器，其特征在于，所述第一高速缓存管理电路包括在所述共享电路区域内的与共享高速缓存相关联的高速缓存代理(CA)。4.如权利要求3所述的处理器，其特征在于，所述延迟预取管理器用于将无效发送至不具有对于所述第一高速缓存行的未完成的延迟预取的一个或多个核。5.如权利要求1或4所述的处理器，其特征在于，所述延迟预取管理器包括用于存储所述条目的表或缓冲器，并且其中每个条目包括用于标识高速缓存行的第一字段和用于标识一个或多个核的第二字段。6.如权利要求5所述的处理器，其特征在于，所述第二字段包括具有与每个核相关联的位的位向量，其中在接收到来自对应于第一位的第一核的标识所述第一高速缓存行的第一延迟预取请求消息时，所述第一位将被设置为第一值。7.如权利要求6所述的处理器，其特征在于，在接收到来自对应于第二位的第二核的标识所述第一高速缓存行的第二延迟预取请求消息时，所述第二位将被设置为第二值。8.如权利要求7所述的处理器，其特征在于，在接收到所述第一高速缓存行由第三核修改的第一通知时，所述延迟预取管理器用于响应地读取所述位向量以标识所述第一和第二核，并且用于将延迟预取响应消息传送至所述第一核和所述第二核。9.如权利要求8所述的处理器，其特征在于，每个条目包括有效位，并且其中所述延迟预取管理器用于在将所述延迟预取响应消息传送至所述第一和第二核时将所述有效位设置为新的值以指示无效条目。10.如权利要求1或9所述的处理器，其特征在于，响应于由所述第一核执行的写入修改指令，所述第一高速缓存行由所述第一核修改的所述通知被生成。11.一种机器可读介质，具有存储于其上的程序代码，所述程序代码当由机器执行时，使所述机器执行以下操作：在处理器上执行指令，所述处理器包括多个核以及将由所述多个核共享的共享电路区域；接收来自所述核的延迟预取消息，每个延迟预取消息包括地址或其部分；响应于接收所述延迟预取消息，更新包括多个条目的延迟预取跟踪数据结构，其中更2CN110321158A权利要求书2/2页新包括将每个地址或其部分与现有条目进行比较，并且如果对于现有条目发现匹配，则更新所述现有条目，并且如果未发现匹配，则创建新的条目；接收第一高速缓存行由第一核修改的通知；标识与所述第一高速缓存行相关联的第一条目；以及将延迟预取响应消息传送至在与所述第一高速缓存行相关联的第一条目中标识的一个或多个核。12.如权利要求11所述的机器可读介质，其特征在于，所述延迟预取响应消息包括由所述第一核