半导体结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115939077A(43)申请公布日2023.04.07(21)申请号202111125165.8H01L21/768(2006.01)(22)申请日2021.09.24(30)优先权数据17/475,4392021.09.15US(71)申请人旺宏电子股份有限公司地址中国台湾新竹科学工业园区力行路16号(72)发明人吕政宪王匀远李岱萤(74)专利代理机构中科专利商标代理有限责任公司11021专利代理师王文思(51)Int.Cl.H01L23/498(2006.01)H01L23/538(2006.01)H01L21/48(2006.01)权利要求书2页说明书5页附图6页(54)发明名称半导体结构及其制造方法(57)摘要本公开提供一种半导体结构。该半导体结构包括一基板、一穿孔、一衬层、一势垒层和一导体。穿孔贯穿基板，衬层形成在穿孔的侧壁上，势垒层形成在衬层上。势垒层包括一导电性2D材料。导体填充穿孔的剩余空间。CN115939077ACN115939077A权利要求书1/2页1.一种半导体结构，其特征在于，包括：一基板；一穿孔，贯穿该基板；一衬层，形成在该穿孔的侧壁上；一势垒层，形成在该衬层上，该势垒层包括一导电性2D材料，其中该导电性2D材料的电阻系数等于或小于0.25Ω·μm；以及一导体，填充该穿孔的剩余空间。2.根据权利要求1所述的半导体结构，其特征在于，该导电性2D材料是石墨烯或过渡金属二硫族化物。3.根据权利要求3所述的半导体结构，其特征在于，该过渡金属二硫族化物是VSe2、PtTe2、VS2、或PtSe2。4.根据权利要求1所述的半导体结构，其特征在于，该导电性2D材料是石墨烯，且该势垒层的厚度是0.35nm至50nm。5.根据权利要求1所述的半导体结构，其特征在于，该导电性2D材料是过渡金属二硫族化物，且该势垒层的厚度是5nm至200nm。6.一种半导体结构的制造方法，其特征在于，包括：形成一穿孔穿过一基板；形成一衬层在该穿孔的侧壁上；使用一导电性2D材料形成一势垒层在该衬层上，其中用于形成该势垒层的该导电性2D材料具有等于或小于0.25Ω·μm的电阻系数；以及形成一导体在该穿孔的剩余空间中。7.根据权利要求6所述的半导体结构的制造方法，其特征在于，在形成该势垒层的步骤中，用于形成该势垒层的该导电性2D材料包括石墨烯、VSe2、PtTe2、VS2、和PtSe2中的至少一种。8.根据权利要求6所述的半导体结构的制造方法，其特征在于，在形成该势垒层的步骤中，用于形成该势垒层的该导电性2D材料是石墨烯，且该势垒层形成为具有0.35nm至50nm的厚度；或者用于形成该势垒层的该导电性2D材料是VSe2、PtTe2、VS2、或PtSe2，且该势垒层形成为具有5nm至200nm的厚度。9.根据权利要求6所述的半导体结构的制造方法，其特征在于，在形成该导体的步骤之后，该制造方法还包括：图案化该势垒层和该导体；进行一背侧抛光工艺，以从该基板的背侧暴露该穿孔；依序形成一第二衬层、一第二势垒层、和一第二导体在该基板的下表面上；以及图案化该第二势垒层和该第二导体。10.根据权利要求6所述的半导体结构的制造方法，其特征在于，在形成该衬层的步骤之前，该制造方法还包括：进行一背侧抛光工艺，以从该基板的背侧暴露该穿孔；且2CN115939077A权利要求书2/2页其中在形成该导体的步骤之后，该制造方法还包括：图案化该势垒层和该导体。3CN115939077A说明书1/5页半导体结构及其制造方法技术领域[0001]本公开是关于一种半导体结构及其制造方法。本公开特别是关于一种包括硅穿孔结构的半导体结构及其制造方法。背景技术[0002]在2.5D和3D集成中，硅穿孔(throughsiliconvia，TSV)广泛地用于信号和/或电力传输。典型地，传输的进行是通过填充至穿孔中的导体，例如铜。然而，随着信号频率增加，传输效率可能会由于趋肤效应而明显降低。当频率增加时，电流穿过的导电区域减小，且电流将更集中在导体的表面。因此，导体的电阻增加，硅穿孔结构的传输效率恶化。[0003]公开内容[0004]本公开提供一种适用于高频传输的硅穿孔结构。[0005]根据一些实施例，提供一种半导体结构。该半导体结构包括一基板、一穿孔、一衬层、一势垒层、和一导体。穿孔贯穿基板。衬层形成在穿孔的侧壁上。势垒层形成在衬层上。势垒层包括一导电性2D材料。导体填充穿孔的剩余空间。[0006]根据一些实施例，提供一种半导体结构的制造方法。该方法包括下列步骤。首先，形成一穿孔穿过一基板。接着，形成一衬层在穿孔的侧壁上。使用一导电性2D材料形成一势垒层在衬层上。形成一导体在穿孔的剩余空间中。[0007]为了对本发明的上